组成和体系结构实验一.pptVIP

下载本文档

2
0
约 28页
2017-04-29 发布于四川
举报
版权申诉

组成和体系结构实验一.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

组成和体系结构实验一

计算机组成与体系结构课程设计;存储器实验;存储器实验;存储器实验;存储器实验;FPGA中ROM配置与读出实验(1);FPGA中ROM配置与读出实验(2);FPGA中ROM配置与读出实验(3);FPGA中ROM配置与读出实验(4);FPGA中ROM配置与读出实验(5);FPGA中ROM配置与读出实验(6);存储器实验;LPM_RAM_DQ双端口RAM实验(1);实验原理在 FPGA中利用嵌入式阵列块 EAB可以构成存储器，lpm_ram_dq的结构 ;实验原理 WE读/写控制端，低电平时进行读出操作；高电平时进行“写出”操作，（注意：这里的写操作有点特殊，WE为高点平，当时钟上升沿到来时，会将D[7..0]的数据写入A[7..0]所指示的单元内，同时在紧接着的时钟下降沿，会将刚写入的数据输出到Q[7..0],因而称之为“写出”操作。 CKL读/写时钟脉冲；(读/写都是上升沿有效) D[7..0]——RAM的8位数据输入端； A[7..0]——RAM的读出和写入地址； Q[7..0]——RAM的8位数据输出端。实验步骤参照前面的步骤，器件选择为lpm_ram_dq,其它步骤与前面类似。;四关键过程图(这里不用选ROM文件，直接仿真既可) ;LPM_RAM_DQ双端口RAM实验(5);LPM_RAM_DQ双端口RAM实验(5);LPM_RAM_DQ双端口RAM实验(6);FPGA与外部RAM接口实验;FPGA与外部RAM接口实验(1);FPGA与外部RAM接口实验(2);FPGA与外部RAM接口实验(3);FPGA与外部RAM接口实验(4);FPGA与外部RAM接口实验(5);FPGA与外部RAM接口实验(6);FPGA与外部RAM接口实验(7);存储器实验