电容在EMC设计中应用技巧.docxVIP

青岛亿迈斯电子科技有限公司是北方地区首家专业从事电磁兼容服务的公司，包含电磁兼容设计，测试，整改，培训和器件供应。供应器件包括，各种规格的滤波器，磁环，拥有专利的共模差模复合电感等 TELQQ:604371435，客服： Lily wang 电容在EMC设计中的应用技巧 摘 要：电容是EMC设计中应用最广泛的元件之一。实践表明：在EMC设计中，恰当选择与使用电容能解决许多EMI问题。但是，若电容的选择或使用不当，则可能根本达不到预期的目的，甚至会加剧EMI程度。根据EMC设计原理和不同结构电容的特点，结合相关研究的新进展，针对电容在EMC设计中的一些不恰当的认识与做法，讨论了电容在EMC设计中的应用技巧。对EMC设计具有指导作用。 在EMC设计中，电容是应用最广泛的元件之一，主要用于构成各种低通滤波器或用作去耦电容和旁路电容。大量实践表明：在EMC设计中，恰当选择与使用电容，不仅可解决许多EMI问题，而且能充分体现效果良好、价格低廉、使用方便的优点。若电容的选择或使用不当，则可能根本达不到预期的目的，甚至会加剧EMI程度。 本文根据EMC设计原理和不同结构电容的特点，结合相关研究的新进展，针对电容在EMC设计中的一些不恰当的认识与做法，讨论了电容在EMC设计中的应用技巧。对EMC设计具有指导作用。 1 滤波器结构的选择EMC设计中的滤波器通常指由L，C构成的低通滤波器。不同结构的滤波器的主要区别之一，是其中的电容与电感的联接方式不同。滤波器的有效性不仅与其结构有关，而且还与联结的网络的阻抗有关。如单个电容的滤波器在高阻抗电路中效果很好，而在低阻抗电路中效果很差。 传统上，在滤波器两端的端接阻抗为50Ω的条件下描述滤波器的特性（这一点往往未被注意），因为这对测试方便，并且是符合射频标准的。但是，实践中源阻抗ZS和负载阻抗ZL很复杂，并且在要抑制的频率点上可能是未知的。如果滤波器的一端或两端与电抗性元件相联结，则可能会产生谐振，使某些频率点的插入损耗变为插入增益。 可见，正确选择滤波器的结构至关重要。究竟是选择电容、电感还是两者的组合，是由所谓的“最大不匹配原则”决定的。简???之，在任何滤波器中，电容两端存在高阻抗，电感两端存在低阻抗。图1是利用最大不匹配原则得到的滤波器的结构与ZS和ZL的配合关系，每种情形给出了两种结构及相应的衰减斜率（n表示滤波器中电容元件和电感元件的总数）。 但是，如何判定ZS和ZL的值是高或低，一些资料上并未作具体说明[1，2]，实践中也往往不清楚。 ZS和ZL的所谓的高值或低值的临界选取有一定的随机性，选取50Ω作为边界值是比较合适的。 顺便指出，在电子电路中，因信号一般较弱，而RC低通滤波器对信号有一定的衰减，故很少使用。 2 自谐振频率与截止频率 2.1 去耦电容的自谐振频率 实际的电容都有寄生电感LS。LS的大小基本上取决于引线的长度，对圆形、导线类型的引线，LS的典型值为10nH/cm[3]。典型的陶瓷电容的引线约有6mm长，会引入约15nH的电感[1]。引线电感也可由下式估算[4]： 其中：l和r分别为引线的长度和半径。 寄生电感会与电容产生串联谐振，即自谐振，在自谐振频率f0处，去耦电容呈现的阻抗最小，去耦效果最好。但对频率f高于f0的噪声成份，去耦电容呈电感性，阻抗随频率的升高而变大，使去耦或旁路作用大大下降。实践中，应根据噪声的最高频率fmax来选择去耦电容的自谐振频率f0，最佳取值为f0 = fmax。 但是，一些资料上只是从电容的寄生电感的角度给出了自谐振频率f0的资料。实际上，去耦电容的自谐振频率不仅与电容的寄生电感有关，而且还与过孔的寄生电感[5]、联结去耦电容与芯片电源正负极引脚的印制导线的寄生电感[6,7]等都有关系。如果不注意这一点，查得的资料或自己的估算往往与实际情况相去甚远。 实践中，一般是先确定去耦电容的结构（电容的寄生电感与其结构关系密），再用试验的方法确定容量。 2.2 电源滤波器的的自谐振频率在交流电源进线与电源变压器之间设置电源滤波器是抗EMI的常用措施之一。常用的电源滤波器如图2所示。人们一般对去耦电容的自谐振频率问题比较注意，实际上电源滤波器也有自谐振频率问题，处理不当，同样达不到预期的目的。对图2所示的滤波器，分析可知，当电感的电阻rL很小时，自谐振频率分别为： 设计电源滤波器时，必须使滤波器的自谐振频率远小于噪声频率。处理不当，不仅不能衰减噪声，反而会放大噪声。 例如[8]，图2(a)所示的滤波器，如果取L=1 mH、rL=1 Ω、C=0.47μF（这也是许多资料上推荐的参数），可算出f0=5.2 kHz。而EMC测试中的快速脉冲群频率为5.0 kHz(2KV)或2.5 kHz(4 kV)，5.0 kHz刚好谐振，2.