第7章 输入-输出系统.ppt

第7章 输入输出和中断技术;本 章 重 点;主 要内 容;本 章 内 容;7.1 输入/输出接口7.1.1 概述;I/O接口的功能 I/O地址译码与设备选择 选中的与总线相接，未选中的与总线隔离 数据的缓冲与暂存 缓解接口与CPU工作速度的差异 对外设进行监测、控制与管理，中断处理 信号电平与类型的转换 形式、格式、电平、功率、码制等; ; ; ; ; ; ;7.2.1 接口电路的基本结构; ;简单接口电路; ;例7-1;7.2.3 锁存器输出接口 通常一个器件包含8个D触发器 常用芯片：(P253图6-5) 74LS273 74LS374(具有三态输出的锁存器) 应用例子：发光二极管接口;74LS273可否用作输入接口;根据开关状态（闭合/断开）在7 段数码管上显示数字（0/1） (7段码表见下页); ;7.3 输入输出的控制方式 ;7.3.1 无条件传送方式;7.3.2 查询方式;查询方式的流程图;7.3.3 中断方式 ;7.3.4 DMA传输 ;DMA传输 外设 内存 外设直接与存储器进行数据交换 ，CPU不再担当数据传输的中介者； 总线由DMA控制器（DMAC）进行控制（CPU要放弃总线控制权），内存/外设的地址和读写控制信号均由DMAC提供。 优点：高的传输速率（可达几MB/秒）;DMA传送原理示意图 ;DMA控制器的工作过程 1）当外设准备好，可以进行DMA传送时，外设向DMA控制器发出“DMA传送请求”信号（DRQ）； 2）DMA控制器收到请求后，向CPU发出“总线请求”信号HOLD，表示希望占用总线； 3）CPU在完成当前总线周期后会立即对HOLD信号进行响应。响应包括两个动作：一是CPU将数据总线、地址总线和相应的控制信号线均置为高阻态，由此放弃对总线的控制权。另一方面，CPU向DMA控制器发出“总线响应”信号（HLDA）。 4）DMA控制器收到HLDA信号后，就开始控制总线，并向外设发出DMA响应信号DACK；;5）DMA控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送； 例如，向I/O接口发出读信号，同时往地址总线上发出存储器的地址和存储器写信号和AEN信号，即可从外设向内存传送一个字节。 6）DMA控制器自动修改地址和字节计数器，并判断是否需要重复传送操作。当规定的数据传送完后，DMA控制器就撤销发往CPU的HOLD信号。CPU检测到HOLD失效后，紧接着撤销HLDA??号，并在下一时钟周期重新开始控制总线。 ; ;7.4 中断技术;中断的定义 ;中断源;中断过程;1）中断请求;2.1）中断源识别;2.2）中断判优;链式判优电路原理图;菊花链逻辑电路;3）中断响应;3）中断响应（续）;4）中断处理（中断服务）;5）中断返回;7.4.2 8088的中断系统;8086/8088中断源类型;8088系统采用中断类型(向量)码来识别不同的中断源，每个中断源都有一个与它相对应的中断类型码 。 溢出、断点、除法溢出、单步、非屏蔽中断的类型码为固定值 软件中断的类型码由指令给出 可屏蔽中断的类型码由PIC给出 CPU响应INTR中断时，会产生两个中断响应总线周期(P273图6-24)，要求PIC在第2个中断响应总线周期把中断类型码放到数据总线上，供CPU读入。;中断向量表（IVT） ;8086/8088 CPU的中断响应过程 ;外部中断响应过程 非屏蔽中断，与内部中断响应过程类似 可屏蔽中断 ① INTA(1)，PIC进行优先级排队判优处理 ② INTA(2)，PIC把中断类型码放到DB上，由CPU读入 ③ PUSH FLAG ④ TEMP = TF ⑤ CLEAR IF，TF ⑥ PUSH CS ⑦ PUSH IP ⑧（I P）=（TYPE*4+1）:（TYPE*4+0） ⑨（CS）=（TYPE*4+3）:（TYPE*4+2）;8088系统中各中断的优先级;7.5 可编程中断控制器8259A;7.5.1．8259A的内部结构;中断屏蔽寄存器IMR 存放中断屏蔽字，某位=1表示对应的IRi输入被屏蔽 中断优先权判别电路 确定是否向CPU发出中断请求，中断响应时确定ISR的哪位应置位及把相应中断的类型码放到数据总线上 ;7.5.2 8259A的工作过程;7.5.3 8259A的工作方式(了解);1.中断优先方式与中断嵌套;1.中断优先方式与中断嵌套（续）;1.中断优先方式与中断嵌套（续）;D.;2.中断结束处理方式; ;中断服务程序;3.屏蔽中断源的方式;4.中断触发方式;5.级联工作方式;级连电路连接方法;7.5.4