第10章 触发器和时序逻辑电路综述.ppt

第十章 触发器和时序逻辑电路;本章要点;章 节 内 容; 在时序电路中必须包含存储电路，存储电路由触发器构成，一个触发器可以看作一个最简单的时序电路。在数字电路中，除了需要实现逻辑运算的逻辑门之外，还需要有能够保存信息的逻辑器件，触发器就是具有这种存储、记忆功能的基本逻辑单元。 ;10.1 概述;按照触发器逻辑功能的不同分为：RS触发器、JK触发器、T触发器、D触发器等；;二、触发器的初态和次态; 基本R-S触发器是直接复位（Reset）、置位（Set）触发器的简称。电路简单，是所有触发器的基础，它将输出信号反馈到输入，可以实现对输出状态的锁定。;; 触发器输出与输入的逻辑关系;设原态为“1”态;(2) R=0，S=1;0;(3) R=1，S=1;1;(4) R = 0，S = 0;S; 触发器的描述与组合电路的描述类似，但有区别。最主要的区别就是要反映过去、现在和将来的不同状态。 通??使用特性表、特性方程、状态图等工具来描述触发器的功能。 ;(1)特性表 ; (2) 特性方程 将特性表转换为卡诺图，再将卡诺图化简后得到的方程即为特性方程。; (3) 状态图 ;基本R-S触发器的优缺点;基本RS触发器的特点： ;10.1.2 其他类型触发器; 在时钟脉冲CP控制的规定时刻按输入信号决定的状态进行翻转的触发器，称为钟控触发器。 ;1.同步SR触发器;同步SR触发器的特性表;同步RS触发器是电平触发方式，其特点为： 在CLK=1的全部时间里S和R 信号都能通过门G3和G4加到基本 RS触发器上，所以在CLK=1的全部时间里S和R的变化都可引起 触发器输出的变化，这是同步RS触发器的特点。;2、钟控D触发器;2）工作原理：;2）工作原理：;特性方程：;例：5.3 设初态为0;钟控D触发器是电平触发（电位触发）方式;电平（电位触发）触发方式的工作特性;总结：电平触发的触发器的特点; 电位触发方式为了避免在一个触发周期之内，输出端发生多次翻转，要求 CP=1 的时间满足： 不能太短，要保证触发器能可靠翻转。 不能太长，只够翻转一次，不能出现第二次翻转 显然，这对CP来说要求太高了。 为了降低对CP信号的要求，但还要保证输出不随意翻转，我们可以采用具有主从结构的触发器， 它的特点是状态转变只发生在某一时刻，而不是某一时段。;主 从 触 发 器;1.主从SR触发器;;;1;1;0;1;特性方程：; 在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。 （2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。在下降沿来之前，触发器输出处于保持态。;2、主从JK触发器;2、主从JK触发器; 由图可见，主从触发器结构上分两级，节拍上分两 拍。第一拍：主触发器工作，接受输入激励，改变 Q主 状态。从触发器锁定在以前状态。 第二拍：主触发器锁定在第一拍最后状态，从触发 器始终跟随该状态，由于Q主被锁定，故Q = Q主。状态不 再受JK的影响，克服了“空翻”现象。 ; CP=1时，G1、G2门打开，主触发器状态由 JK 的输入决定。而对于从触发器，由于CP=0，G5、G6被封锁，从触发器状态不变。 CP=0时，G1、G2门被封锁，主触发器状态不变。而对于从触发器，由于CP=1，G5、G6打开，主触发器状态作用于从触发器，且状态相同。;0 0 ;主从J-K 触发器的输出波形; 不过主从J-K触发器存在“一次翻转”现象。即受到干扰以后，触发器输出错误的状态，且干扰消失以后，无法恢复正常。这是不允许的！ 为了使主从J-K触发器能正常实现预定的逻辑功能，要求在CP=1期间，JK值不能变化。一般使用窄脉冲作为触发脉冲，降低了抗干扰能力。 ;3、边沿触发器;;3、边沿触发器;4、T触发器和T’触发器; 0 ; 触发器的触发方式 电平触发方式：高、低电平触发;10.2 时序逻辑电路;时序电路的特点： （1）含有具有记忆元件（最常用的是触发器）。 （2）具有反馈通道。;1、电路的触发方式： 同步时序逻辑电路：电路中所有触发器的时钟端是连在一 起的，存储电路的状态更新是在同一时刻同步进行的。 同步逻辑电路通常工作速度较快，电路相对复杂。 异步时序逻辑电路：电路中各个触发器的时钟端不是相连 的，可能各