第7章集成触发器16.3综述.ppt

7.3 边沿触发器 ;*; 触发器有两个（也只能有两个）稳定的状态，用来表示逻辑状态的 0 和 1 ，或二进制数的 0 和 1 。; 7.1 基本RS触发器 ;7.1.1 基本RS触发器电路组成和工作原理 ;S;1.;= 0 1 时，;= 1 0 时，;= 0 0 时，; 综上所述，基本RS触发器具有置 0、置 1 和保持的三种逻辑功能，通常称SD为低电平有效置 1 端或置位(SET)端；RD称为低电平运行置 0 端或复位(RESET)端。 因此，基本RS触发器又称为置位-复位触发器。 其基本特性：; 特性表 描述 ;1;1; 状态转移图是触发器逻辑功能的图形表达方式。;;波形分析举例;基本RS触发器组成的3人抢答电路 ; 7.2 同步触发器 ;7.2.1 同步(钟控) RS 触发器 ; 工作原理; 特性 方程：;不允许;状态转移图：;Q;7.2.2 同步(钟控) D 触发器 ;当CP＝0时： SD＝1，RD ＝1 触发器状态保持；; 特性表和状态转换图：;7.2.3 同步(钟控)JK触发器 ;输入 J 和 K 无约束; 由此可见，钟控 JK 触发器除了具有置 0、置 1 和保持的逻辑功能外，新增加了翻转功能。;7.2.4 同步T 和T′ 触发器 ;上沿触发：当CP＝0时，触发器状态保持； 当CP＝1时，触发器的状态转移； 也称为：计数器型触发器; 二分频计数器。;7.2.5 同步触发器的问题 ;CP＝1的持续时间过长，但J、K没有发生变化→ → 空翻现象; 7.3 边沿触发器 ;7.3.1 边沿 JK 触发器 ;边沿 JK 触发器电路、符号;下降沿触发;异步端低电平下降边沿 JK 触发器功能表;Qn;边沿JK触发器的波形：;CP;7.3.2 边沿 D 触发器;;执行 Qn+1 = D;0;维持阻塞 D 触发器的工作波形;上学期考题 已知输入A和CP脉冲，对如图所示电路, 画出Q的输出波形，设Q的初始状态均0。;CP;(1) 弄清时钟触发沿是上升沿还是下降沿？; 7.4 触发器逻辑功能的转换 ;⑴ JK D;⑷ D JK ;2. 图表法转换;T-JK触发器功能转换表;本章作业;一、填空题 (2分) 3. JK触发器的现态Qn=1时，在触发器输入J和K的4种组合中，能使输出Qn+1=1的输入是 J= , K= 和J= , K= 。;二、单项选择题 (2分) 3. 如图所示各电路中，可实现Qn+1=Qn的电路是( )。;2. 如图所示各电路中，可实现Qn+1=Qn的电路是( )。;7. 若用一片边沿JK触发器构成一个二分频电路，J、K取值分别为 。;三、简答题 (2分) 1. 画出用边沿JK触发器构成T′触发器的电路。 2. 右图中的这个触发器是 用什么时钟沿触发？ 3. 写出T触发器的特征方程。 4. 简要说明用JK触发器构成T触发器的方法。 5. 分别写出基本RS触发器、上升沿触发边沿D触发器、 下降沿触发边沿JK触发器的状态方程。; 25. 如图所示边沿 JK 触发器，已知CP、J、K信号波 形，画出该触发器在CP作用下Q端的输出波形。(设Q 的初始态为0) (6分);画波形的步骤： （1）异步工作方式(对输出控制的优先级别最高)。 （2）确定触发时刻。 （3）在触发时刻到达时，根据触发器的功能描述，即 （状态转移真值表）来画输出波形。 （4）对主从 JK 触发器，特别注意一次翻转的画法。 只有首先确定主触发器的输出后，才能正确画出整个主从触发器的输出波形。;FH48