数字电路第五版康华光ch1–1.pptVIP

例1. 2 设周期性数字波形的高电平持续6ms，低电平持续10ms， 求占空比q。 解：因数字波形的脉冲宽度tw=6ms，周期T=6ms+10ms=16ms。 非理想脉冲波形 (3)实际脉冲波形及主要参数 几个主要参数: 占空比 Q ----- 表示脉冲宽度占整个周期的百分比 上升时间tr 和下降时间tf ----从脉冲幅值的10%到90% 上升 下降所经历的时间( 典型值ns ) 脉冲宽度 (tw )---- 脉冲幅值的50%的两个时间所跨越的时间 周期 (T) ---- 表示两个相邻脉冲之间的时间间隔 t r 脉冲宽度 t w 0.5V 4.5V 2.5V 幅值 =5.0V 0.0V 5.0V t f 0.5V 2.5V 4.5V (4)时序图----表明各个数字信号时序关系的多重波形图。 由于各信号的路径不同，这些信号之间不可能严格保持同步关系。为了保证可靠工作，各信号之间通常允许一定的时差，但这些时差必须限定在规定范围内，各个信号的时序关系用时序图表达。 一般表达式: 　一、十进制 十进制采用0, 1, 2, 3, 4, 5, 6, 7, 8, 9十个数码，其进位的规则是“逢十进一”。 如:4587.29=4?103+5?102+8?101+7?100+2?10?1+9?10?2 系数 位权 1.2　数制 　　数制:多位数码中的每一位数的构成及低位向高位进位的规则 　　二、二进制 二进制数的一般表达式为: 位权 系数 二进制数只有0、1两个数码，进位规律是：“逢二进一” . 1.二进制数的表示方法 2.二进制数波形表示 ⑴二进制数据的串行传输 3. 二进制数据的传输 ⑵二进制数据的并行传输 将一组二进制数据所有位同时传送。 传送速率快,但数据线较多，而且发送和接收设备较复杂。 1.十进制数转换成二进制数 整数部分:除2取余，余数倒级联； 小数部分:乘2取整，整数正级联。 三、数制转换 例1.3 将十进制数(37)D转换为二进制数。 解：根据上述原理，可将(37)D按如下的步骤转换为二进制数 由上得 (37)D=(100101)B 例1.3 将十进制数(37)D转换为二进制数。 问：当十进制数较大时，有什么方法使转换过程简化? 例 (111100010101110)B 2.二进制转换 成十六进制 以小数点为基准，分别向左，右，每四位为一组，首尾不足四位补0，每组对应一位16进制数。 将每位16进制数展开成四位二进制数，排列顺序不变即可。 例 (BEEF)H = (1011 1110 1110 1111)B 十六进制转换成二进制： 例 (111100010101110)B = (78AE)H 例 (0111100010101110)B = * 数字电路的分析与设计 1.分析 电路分析:根据电路确定电路输出与输入之间的逻辑关系。 2.设计 设计:从给定的逻辑功能要求出发，选择适当的逻辑器件， 设计出符合要求的逻辑电路。 设计方式:分为传统的设计方式和基于EDA软件的设计方式。 分析工具：逻辑代数（又称布尔代数）。 分析方法：真值表、电路图、卡诺图、逻辑表达式和波形图。 电路设计方法伴随器件变化从传统走向现代 ⑴传统的设计方法： ⑵现代的设计方法： 采用自下而上的设计方法；由人工组装,经反复调试、验证、修改完成。所用的元器件较多，电路可靠性差,设计周期长。 现代EDA技术实现硬件设计软件化。采用从上到下设计方法，电路设计、分析、仿真、修订全通过计算机完成。 返回 EDA技术以计算机为基本工具、借助于软件设计平台，自动完成数字系统的仿真、逻辑综合、布局布线等工作。最后下载到芯片，实现系统功能。使硬件设计软件化。 1.设计： 在计算机上利用软件平台进行设计 原理图设计 VerlogHDL语言设计 状态机设计 设计方法 EDA（Electronics Design Automation)技术 3.下载 2.仿真 4.验证结果 实验板 下载线 返回 发展特点:以电子器件的发展为基础 电子管时代 1906年，福雷斯特等发明了电子管；电子管体积大、重量重、耗电大、寿命短。目前在一些大功率发射装置中使用。 电压控制器件 电真空技术 数字技术的发展 晶体管时代 电流控制器件：半导体二极管、三极管 半导体集成电路 数字技术的发展 80年代后：ULSI，10亿个晶体管/片 、ASIC 制作技术成熟。 目前：芯片内部的布线细微到亚微米(0.13~0.09?m)量级微处 理器的时钟频率高达3GHz（109Hz）。 90年代后：97年一片集成电路上有40亿个晶体管。 60~70年代： IC技术迅