《集成电子技术》14_5锁相环(pll).pptVIP

HIT集成电子技术电子教案------锁相环(PLL)　　　 14.5 锁相环(PLL) 14.5.1 模拟锁相环(APLL)的基本结构 14.5.2 模拟锁相环(APLL)的工作原理 14.5.3 集成锁相环 锁相环（Phase-Locked Loop，缩写为PLL）是一个自动相位控制系统，即反馈系统。它使一个振荡器的频率和相位与输入信号保持确定的关系。环路锁定时，输出频率等于输入信号的频率，在相位上二者则保持一个固定的差值。 　　锁相环在许多技术领域应用广泛，如频率合成、调制与解调、信号检测等方面。在模拟与数字通信系统中，它已成为不可缺少的基本部件。 14.5.1 模拟锁相环(APLL)的基本结构 锁相环分为：模拟锁相环（APLL） 数字锁相环（DPLL） 14.5.1.1 鉴相器PD 鉴相器是一个相位比较电路，可实现输入信号ui(t)和压控振荡器输出uo(t)的相位鉴别。 设输入信号为 VCO的输出为 图14.05.01 锁相环的框图 锁相环的基本框图如图14.05.01所示，它由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)组成。 图14.05.01 锁相环的框图 图14.05.01 锁相环的框图 将环路滤波器视作理想低通滤波器，环路滤波器的输出 式中：KF为滤波器的通带增益。 称为鉴相灵敏度，单位为V。 14.5.1.2 环路滤波器LF 环路滤波器一般是一个低通滤波器，其功能是滤除uD(t)中的高频（和频）分量和高频干扰。 14.5.1.3 压控振荡器VCO VCO的压控特性为 式中 f0为VCO的固有频率，即uc(t)=0时VCO的输出频率 ； Ko称为压控灵敏度，单位Hz/V。 此式说明在控制信号的作用下，压控振荡器的频率在固有频率f0的基础上变化，变化的大小取决于控制电压uc(t)的大小和压控灵敏度Ko 。 14.5.2 模拟锁相环(APLL)的工作原理 设电路开始工作时，?o? ?i ，则在uc(t)的作用下， ?o逐渐向?i逼近，直至?o= ?i ，此时输出与输入同频，相位差恒定，称锁相环进入锁定状态。 14.5.2.1 工作原理 　　需要指出的是， uc(t)表达式虽为余弦形式，但?o随着调整过程不断变化的，对于压控振荡器而言，uo(t)并不是恒频等幅振荡，反映到uc(t)也不是恒频等幅振荡，因此uc(t)中必有直流分量存在。 　　 设初始时刻?o ?i ，则在uc(t)处于正半周时，因其幅值大，VCO的输出角频率?o较大， ?i- ?o的瞬时差值较小，相应的uc(t)变化缓慢，在uc(t)正半周持续时间长；而在uc(t)的负半周，因其幅值小，VCO的输出角频率?o较小，于是?i- ?o的瞬时差值较大，相应的uc(t)变化较快，在负半周持续时间短。这样在在uc(t)中存在正的直流分量，使VCO的输出角频率?o提高，并逐步向?i靠进，最终实现锁定。 14.5.2.2 几个基本概念 1. 频率牵引 在uc(t)的控制下，输出信号的频率 fo 向输入信号频率 fi趋近，锁相环的这一作用称为频率牵引。 2. 捕捉过程及捕捉带 若锁相环的?o? ?i ，称锁相环处于失锁状态。从环路失锁到环路锁定的过程，称为捕捉过程。捕捉过程需要有一定的时间，这个时间称为捕捉时间，用tc表示。锁相环路由失锁进入锁定所允许的输入信号的最大频率失谐范围称为捕捉带或捕捉范围 fCR。 3. 环路跟踪及同步带 环路锁定后，锁相环处于一个动态跟踪状态，这就使环路有能力一旦在输入信号的频率发生变化时，在新的输入频率下使锁相环重新达到锁定状态，使输出频率始终同步跟踪输入频率，这一现象称为环路跟踪。在锁相环保持跟踪的状态下，环路所能保持锁定的输入信号频率的最大变化范围称为同步带，又称同步范围 fLR 。 14.5.3 集成锁相环 14.5.3.1 CC4046的内部结构 CMOS锁相环由相位比较器（鉴相器）、压控振荡器和低通滤波器构成。CC4046的低通滤波器需外接阻容元件。 图14.05.02 CC4046的逻辑图 图14.05.03 CC4046的引脚图 14.5.3.2 工作原理 1. 相位比较器I 相位比较器 I 是异或门，它要求输入信号的占空