基于VerilogHDL的有限状态机的优化设计.pdfVIP

基于Verilog HDL 的有限状态机的优化设计 电子质量 （2012 第03 期） 基于Verilog HDL 的有限状态机的优化设计 Optimization Design of FSM Based on Verilog HDL 罗翔,李娇龙, 田正凯（成都理工大学核技术与自动化工程学院, 四川 成都610059） Luo Xiang,Li Jiao- long,Tian Zheng- kai(Chengdu University of Technology,The College of Nuclear Technology and Automation Engineering,Sichuan Chengdu 610059） 摘 要：有限状态机(FSM)在数字电路设计中的使用非常广泛，该文研究了有限状态机的优化设计方