触发器和时序电路精要.ppt

电 工 学 9.1双稳态触发器 9.1.1 基本R－S 触发器 9.1.3 主从JK触发器 9.1.5 触发器逻辑功能的转换 9.2 时序逻辑电路分析 9.4 计数器 9.4.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 9.4.2 十进制计数器 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (CP) 二进制加法计数器状态表 从状态表可看出： 最低位触发器F0每来一个脉冲就翻转一次； F1：当Q0=1时，再来一个脉冲则翻转一次； F2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。 触发器翻转条件 J、K端逻辑表达式 J、K端逻辑表达式 F0 每输入一CP翻一次 F1 F2 F3 J0 =K0 =1 Q0 =1 J1 =K1 = Q0 Q0 = Q1 = 1 J2 =K2 = Q1 Q0 Q0 = Q1 = Q2 = 1 J3 =K3= Q1 Q1 Q0 J0 =K0 =1 J1 =K1 = Q0 J2 =K2 = Q1 Q0 J3 =K3 = Q2 Q1 Q0 由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（只画出三位同步二进制计数器的逻辑电路） （加法） （减法） 三位同步二进制加法计数器 计数脉冲同时加到各位触发器上，当每个到 来后触发器状态是否改变要看J、K的状态。 最低位触发器F0每一个脉冲就翻转一次； F1： 当Q0=1时，再来一个脉冲则翻转一次； F2： 当Q0=Q1= 1时，再来一个脉冲则翻转一次。 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 CP 计数脉冲 CP 1 2 3 4 5 6 7 8 Q0 Q1 Q2 各触发器状态的变换和计数脉冲同步 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 CP 计数脉冲 0 1 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (2)J=0，K=1 设触发器原态为“1”态 翻转为“0”态 0 1 1 0 0 1 0 1 0 1 1 0 0 1 设触发器原态为“0”态 为“？”态 0 1 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (2)J=0，K=1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 设触发器原态为“0”态 为“0”态 J=0, K=1时，时钟 脉冲作用后，必为 “0”态。 0 1 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (3)J=1，K=0 设触发器原态为“0”态 翻转为“1”态 1 0 0 1 1 0 1 0 1 0 0 1 0 1 设触发器原态为“1”态 为“？”态 0 1 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (3)J=1，K=0 1 0 1 0 0 0 1 0 1 0 1 0 0 1 设触发器原态为“1”态 为“1”态 J=1, K=0时，时钟 脉冲作用后，必为 “1”态。 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (4)J=0，K=0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 保持原态 保持原态 设触发器原态为“1”态 为“？”态 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 (4)J=0，K=0 保持原态 0 0 1 0 0 0 1 0 保持原态 保持原态 设触发器原态为“1”态 R S CP F从 Q Q Q SD RD 1 CP F主 J K CP CP 0 1 0 0 1 CP高电平时F主状态由J、K决定，F从状态不变。