电工2_4译码器实验报告.docVIP

下载本文档

29
0
约小于1千字
约 3页
2017-05-12 发布于四川
举报
版权申诉

电工2_4译码器实验报告.doc

1、本文档共3页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

电工2_4译码器实验报告

实验报告课程名称： 1504010320 实验项目： 2-4地址译码器实验姓名：吴雅惠专业：计算机科学与技术班级： 3 学号： 1504010320 计算机科学与技术学院实验教学中心 2016 年 6 月 21 日一、. 实验目的：掌握译码器设计方法和原理，加深对中大规模集成电路的理解。设计一个具有使能端的2—4 译码器，并用Verlog HDL条件运算符描述。译码器逻辑功能描述：可分别用逻辑图、函数式和真值表来描述，这里用函数式说明:。三、实验步骤: ⑴在D盘上建一个子目录。 ⑵打开Quartus Ⅱ后，点击fils→New Projcct Wizard对话框，建立工程名。 ⑶选择仿真器件，器件类型选择FLEX10K，具体芯片选择EPF10K10tc144-4 ⑷点击fils→New ，双击Block Diagram/Schematic File建立图形文件并编译。 ⑸点击fils→New ，双击Verilog HDL File建立文本文件并编译。 ⑹点击fils→New ，双击Vector Waveform File建立波形文件，分析仿真波形。 ⑺选择Assignments →Pins选择绑定对应元件管脚，点击Start下载到芯片。四、实验结果（要求抓图） 2 哈尔滨理工大学计算机科学与技术学院实验教学中心实验报告哈尔滨理工大学计算机科学与技术学院实验教学中心实验报告成绩：