RS232通讯模块（UART）的设计.doc

RS232通讯模块（UART）的设计 ? 摘要 ?介绍了通用异步收发器（UART）的原理，并以可编程逻辑器件FPGA为核心控制部件，基于超高速硬件描述语言VHDL在Xilinx公司的Spartan系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试，该设计完全达到了设计要求。 ? 关键词?? 通用异步收发器?? 可编程逻辑器件FPGA?? 状态机 ? Design of Communication Module in RS232 Abstract?? ?The principle of Universal Asynchronous Receiver Transmitter is introduced in this article. The programmable logic device of FPGA is the core controller unit of the design. The design of UART will be achieved in the 2sc200PQ208-5 chip of Xilinx corporation by programming with the VHDL(Very High-speed Description Language). And the design settles for the requirement. ? Keywords??? UART???? CPLD/FPGA??? State machine ? ? 设计任务和设计要求 用VHDL设计RS232通讯的接口模块UART。 第1章???????? 系统设计 1．1 UART的原理 UART即Universal Asynchronous Receiver Transmitter通用异步收发器，是一种应用广泛的短距离串行传输接口。往往用于短距离、低速、低成本的微机与下拉机的通讯中。8250、8251、NS16450等芯片都是常见的UART器件。常见的UART连接通信图如图1.1.1所示。 图1.1.1 UART三线连接通信示意图 图中两边的TXD、RXD信号是交错的。TXD是UART发送端，为输出；RXD是UART接收端，为输入。在TXD、RXD信号线上的电平也不是普通的TTL5V电平，而是RS232的接口电平。基本UART只需要两条信号线（RXD、TXD）就可以完成数据的相互通信，接收与发送是互不干扰的，也是全双工的，这样就大大降低了传送的费用。但要求在TXD、RXD指定一定的规则，以使接收、发送之间能协调一致。 UART的基本概念： （1）在信号线上共有两种状态，可分别用逻辑1和逻辑0来区分。在发送器空闲时，数据线应该保持在逻辑1状态。 （2）起始位（Start Bit）。发送器是通过发送起始位而开始一个字符传送，起始位使数据线处于逻辑0状态，提示接收器数据传输即将开始。 （3）数据位（Data Bits）。起始位之后就是传送数据位。数据位一般为一个字节的数据（也有6位、7位的情况），低位（LSB）在前，高位（MSB）在后。 （4）校验位（parity Bit）。可以认为是一个特殊的数据位。校验位一般用来判断接收的数据位有无错误，一般是奇偶校验。在使用中，该位常常取消。 （5）停止位。停止位在最后，用以标志一个字符传送的结束，它对应于逻辑1状态。 （6）位时间。即每个位的时间宽度。起始位、数据位、校验位的位宽度是一致的，停止位有0.5位、1位、1.5位格式，一般为1位。 （7）帧。从起始位开始到停止位结束的时间间隔称之为一帧。 （8）波特率。UART的传送速率，用于说明数据传送的快慢。在串行通信中，数据是按位进行传送的，因此传送速率用每秒钟传送数据位的数目来表示，称之为波特率。如波特率9600=9600bps（位/秒）。UART的数据帧格式为： START D0 D1 D2 D3 D4 D5 D6 D7 P STOP 起始位 数????? 据????? 位 校验位 停止位 UART的整个设计模块分为三个子模块和一个模块：（1）波特率发生器；（2）接收模块；（3）发送模块；（4）总模块。 帧的基本时序如图1.2.1所示。 图1.1.2 帧的基本时序 1．2 UART的原理方框图 异步收发器的原理框图如图1.2.1所示。 ??????????????????????????????????????????????????图1.2.1 异步收发器的原理框图 ? 第2章 单元电路的设计 2．1顶层模块的设计 异步收发器的顶层模块由波特率发生器、UART接收器和UART发送器构成。UART发送器的用途是将准备输出的并行数据按照基本UART帧格式转为TXD信号串行输出；UART接收器接收RX