- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一、回答解释下列问题:(20分)
1、答:∵ ∴周期为:10-4秒
又∵ ∴占空比为:25×10-6÷10-4=25﹪
2、答:所求如下:
3、解:所求如下图。
4、答:
当所有输入都是高电平时,与非门的输出为逻辑低电平;
只要有一个或多个输入为高电平,则或非门输出为低电平;
当两个输入不同时,异或门输出为高电平;
当两个输入不同时,异或非门输出为低电平;
5、答:
#、先观察表达式中是否有原变量与反变量均存在的变量:
该表达式中,变量A、B、C均有对应反变量存在;
#、分别确定变量 A、B、C、D是否存在逻辑冒险:
A:令D=0,B=C=1时表达式变为;故存在偏1型逻辑冒险;
B:无论变量A、D、C取何值均不能使表达式出现形式。因此变量B
不出现逻辑冒险。
同样方法可证明变量C、D不会出现逻辑冒险。
#、观察表达式,可知消除逻辑冒险可加冗余项:
对变量A的冗余项为: ;即消除逻辑冒险的表达式为:
6、答:
①、电路:
输入量 输出量 S R Qn+1 /Qn+1 0 0
0 1
1 0
1 1 Qn /Qn
0 1
1 0
0 0 功能表:
状态方程:
状态图:
②、电路:
输入量 输出量 S R Qn+1 /Qn+1 0 0
0 1
1 0
1 1 1 1
1 0
0 1
Qn /Qn
功能表:
状态方程:
状态图:
③、‘复位’就是使电路的输出端Q=0。能使电路输出为0的输入端称为复位端,用R表示。
‘置位’就是使电路的输出端Q=1。能使电路输出为1的输入端称为置位端,用S表示。
二、答:(20)
解:这个电路比较复杂,先将各门电路的输出写出来:
逻辑表达式不能直白的表明该电路的文字功能说明,列出真值表归纳再表述。
A B C F A B C F 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 1 0 1 1 1 1
可见,当输入变量状态为奇数个1时输出为1;
当输入变量状态为偶数个1时输出为0;
则该电路为三变量奇偶校验电路。
三、答:(20)
分析过程:
这是由三个付边沿触发的J-K触发器组成的同步时序逻辑电路。
1、根据给定电路,写出激励方程:
2、根据J-K触发器的特性方程,写出该电路的状态方程:
3、根据输出方程和状态方程,可以得到状态转移表和状态转移图:
状态转移表:
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1 1 1 1
0 1 0
1 0 1
0 0 1
1 1 1
1 1 0
0 1 1
0 1 1
状态转移图:
4、通过观察状态转移表和状态转移图可得该电路的功能文字描述:
根据状态表或状态转移图可知,该计数器在五种状态下循环,是模值等于5的五进制计数器,不过计数状态不是二进制的递增或递减,属于任意编码计数器的范畴;能够自启动(无论何状态均能进入循环中);
四、答:
1、编码器(Encoder):
*、定义:将所要处理的信息或数据赋予二进制代码的过程称为编码,实现编码功能的电路称为编码器。
*、框图与特点:
特点:
由于n位二进制代码有2n个取值组合,可以表示2n种信息,所以输出n位代码的编码器可有m≤2n个输入信号端,故编码器输入端比输出端多。
2、译码器(Decoder):
*、定义:译码是编码的逆操作,是将每个代码所代表的信息翻译过来,还原成相应的输出信息,实现译码功能的逻辑电路称作译码器。
*、框图与特点:
特点:
输入端子个数与输出端子个数满足关系:m≤2n;
M个输出量在译码器工作时仅有一个是“另类”;
常用的译码器有二进制译码器(m=2n)、二/十进制译码器(m<2n)、和数字显示译码器三种
3、数据选择器(Multiplexer):
*、定义:数据选择器又称为多路选择器,简称MUX。
*、框图与特点:
特点:它能够从多路输入数据中选择一路输出,选择哪一路由当时的控制信号决定,其功能类似于单刀多掷开关。
4、全加器(full-adder):
#、定义:
是一种完成两个二进制位(即比特)和输入进位的加法,并产生‘和项’与‘进位项’的逻辑电路。
#、
您可能关注的文档
最近下载
- DM.03 ×× U9 ERP项目-实施备忘-年月日.doc VIP
- DM.16.01 ××U9 ERP项目培训计划书.docx VIP
- DM.01 ×× U9 ERP项目-项目章程.pptx VIP
- 理论力学(第9版)(I)习题答案解析.pdf
- 公司片区经理竞聘演讲与公司物业半年工作总结合集.doc VIP
- DM.18 ×× U9 ERP项目-阶段汇报.pptx VIP
- 建筑结构抗震设计05(PPT81页).pptx VIP
- 【完整版】IATF16949-2016内审检查表(按过程方法编制).docx VIP
- 贸易公司的授信管理.pptx VIP
- 中国建筑第八工程局有限公司安全管理制度汇编 .doc VIP
原创力文档


文档评论(0)