边界扫描测试原理与应用..pptVIP

Boundary Scan Overview「邊界掃描測試」測試原理與應用 Integration with Flying Probe Tester(BScan+FPT) What FPT Can TEST? 類比元件的值 Resistor Capacitor Inductor Transistor 臨近元件的短路測試 Non-BGA IC腳的 開路測試 上電後電壓/電流測試 特性 無治具 ICT 測試 簡易型AOI功能 速度稍慢 可涵蓋所有被動零件測試 短路測試為選擇性考量 What Boundary Scan Can Test 數位邏輯 IC 零件: （包含 BGA ）的開短路測試 Boundary Scan IC ID檢查 DRAM讀寫測試 Flash , EEPROM 讀寫測試及資料在板燒錄 (On Board programming) 特性： 測試速度快（可在一分鐘之內測完一片主機版） 主要針對有提供 Boundary Scan IC 的量測 主要針對開短路的製程問題做測試 可分為做治具及不做治具的方法，治具成本遠比 ICT 治具類便宜。(因測試點變少) Boundary Scan Layout information「邊界掃描測試」相容線路設計需知 I/O Interface，10PIN 100mil公的連接器 Boundary Scan controller 的連接器上的 TDI ，接到串接上第一個 BS IC 的 TDI，第一個 BS IC 的 TDO 接第二個 IC 的 TDI，以此類推； 最後一個 IC 的 TDO 則接連接器上的 TDO。 非同 logic level的 boundary scan chip不可放置在同一個 chain 上。 （如CPU的logic level為 1.8V，不可與 北橋的 2.5V 放在同一個chain上） TCK,TMS訊號需走內層 設計上多採用 IEEE1149.1 相容晶片以提高可測率 End of Presentation *BScan Basics Intelligent Boundary Scan Solutions? * Intelligent Boundary Scan Solutions? Boundary Scan Test測試之定義 所謂邊界(Boundary):係指IC腳端與內部(功能邏輯閘)晶片間之接點。 換言之進行掃描測試IC腳端與晶片間之接點邊界，係所謂之「邊界掃描測試」。 1990年經由IEEE 1149.1加以規格化之BST測試，俗稱為「邊界掃描測試」(Boundary Scan Test) More Details on IEEE-1149.1= digital interconnection test ? IEEE-1149.4= mixed-signal and analog interconnection test IEEE-1149.5= system level test IEEE-1149.6= Differential AC coupled networks IEEE-1532 = In-System-Programming History of the Standard 1985 – JETAG (Joint European Test Action Group) 1986 – JTAG (Europe and North America) 1988 – P1149 JTAG v2 (proposal) 1990 – IEEE Std 1149.1 -1990 1993 – IEEE Std 1149.1a-1993 1994 – IEEE Std 1149.1b-1994 (BSDL) 2001 – IEEE Std 1149.1 - 2001 Terms synonyms with IEEE Std 1149.1 Boundary Scan / BSCAN / BST JTAG (Joint Test Action Group) Boundary Scan Test測試之必要性 Boundary Scan Test測試之原理(二) 若PCB印刷基板採用BScan測試相容元件時，最多僅需5條(通常為4條)之專用線，即可測試: 1. Test Data In (TDI ) 2. Test Data Out (TDO) 3. Test Mode Sel