4QuartusII应用向导问题总结与解答.pptVIP

EDA 技术实用教程 第 4 章 QuartusII 应用向导 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.1 基本设计流程 4.4 原理图输入设计方法 4.4 原理图输入设计方法 4.4 原理图输入设计方法 4.2 引脚设置和下载 4.2 引脚设置和下载 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 4.3 嵌入式逻辑分析仪使用方法 * * Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. CPLD/FPGA的VHDL设计的基本流程是什么？ 为什么需要建立工程，为什么建立了工程后还不能编译成功？ 为什么分VHDL输入和原理图输入？ 如何实现VHDL输入和原理图输入的切换（创建元件符号）？ 如何区分RTL原理图和工程原理图输入？ 发现错误要如何解决？ 为什么要经常进行全程编译？ 引脚列表是什么？为什么要进行引脚连接？ 为什么要使用嵌入式逻辑分析仪？ 嵌入式逻辑分析仪是什么？它的使用步骤如何？ Evaluation only. Created