DSP技术第2章F24X体系结构.pptVIP

TMS320C24x系列DSP的介绍 TMS320系列DSP概况 TMS320C24x的CPU与系统结构 TMS320C24x的汇编语言指令集 TMS320C24x的外设模块 TMS320C24x的应用前景 TMS320C24x中央处理单元（CPU）采用并行的体系结构，CPU可在单指令周期内执行高速的算术运算。CPU包括三个基本组成部分：输入定标单元、乘单元和中央算术逻辑单元（CALU），结构如图1所示 输入定标单元 乘单元 中央算术逻辑单元（CALU） 图1 CPU的结构框图 C24x使用16位×16位的硬件乘法器在单周期内产生有符号或无符号的32位结果，乘单元包括： 1、用来保存一个乘数的16位暂时寄存器（TREG） 2、乘法器 3、32位乘积寄存器（PREG） 4、乘积移位器 TMS320C24X的片内A/D 24X片内有2路A/D 采样率为100k 采样精度为10bit 这两路a/d基本可以满足大部分工业控制方面的采样要求。 C24X片内PWM 9个独立的PWM输出 16bit的最大PWM分辨率 PWM载波频率的时实改变（双缓冲的周期寄存器） PWM脉宽的实时改变 可编程死区单元 提供非常灵活的PWM编程方式，在实际应用中很方便。 PWM电路框图 转移指令 如：B、BAND、INTR 控制指