2015网络实验指导.pdf

《数据通信与计算机网络》实验指导 《数据通信与计算机网络》实验指导书 实验一、数字调制实验 一、实验目的 1、 熟悉CPLD 可编程信号发生器各测量点波形。 2 、 掌握用键控法产生2ASK、2FSK、2PSK、2DPSK 信号的方法。 3、 掌握绝对码波形与2PSK 信号波形之间的关系、相对码波形与2DPSK 信号波形之间的关系。 二、实验设备 1、 通信原理综合实验箱 2 、 双踪示波器、连线若干条。 三、实验内容 本实验使用通信原理综合实验箱的信号源模块和③号调制电路模块。信源模块向调制模块提供 位同步信号和数字基带信号和同步正弦波信号。调制模块根据输入的 NRZ 信号，用键控法产生 2ASK、2FSK、2PSK、2DPSK 信号。 用示波器观察下列信号波形：2ASK、2FSK、2PSK、2DPSK 的信号波形。 四、基本原理 1、信号源模块 信号源模块如图1-1所示，分为数字信号源和模拟信号源。 数字信号源采用CPLD 可编程模块来产生实验系统所需要的各种时钟信号和各种数字信号。它 由CPLD 可编程器件ALTERA 公司的EPM240T100C5 、下载接口电路和一块晶振组成。晶振JZ1 用来产生系统内的32.768MHz 主时钟。 模拟信号源电路用来产生实验所需的各种低频信号：同步正弦波信号、非同步信号和音乐信号。 本实验采用同步信号源。 （1） CPLD 数字信号发生器 CPLD 数字信号发生器包含五部分：时钟信号产生电路、伪随机序列产生电、帧同步信号产生 电路、NRZ 码复用电路以及码选信号产生电路和终端接收解复用电路。 1) 时钟信号产生电路 将晶振产生的 32.768MHZ 时钟送入CPLD 内计数器进行分频，生成实验所需的时钟信号。通 过拨码开关S4 和S5 来改变时钟频率。有两组时钟输出，输出点为“CLK1 ”和“CLK2 ”， 拨码开 关S4 控制“CLK1 ”输出时钟的频率，拨码开关S5 控制“CLK2 ”输出时钟的频率。 拨码开关拨上为1，拨下为0，拨码开关和时钟的对应关系如表1-1 所示。 2) 伪随机序列产生电路 通常产生伪随机序列的电路为一反馈移存器。它又可分为线性反馈移存器和非线性反馈移存器 两类。由线性反馈移存器产生出的周期最长的二进制数字序列称为最大长度线性反馈移存器序列， 通常简称为m 序列。 1 《数据通信与计算机网络》实验指导 电源开关 非同步信号 时钟2输出 NRZ码帧同步 输出 同步正弦波 时钟1输出 PN 序列输 NRZ码输出 NRZ码位同步 信号输出 出 帧同步输出 解复用NRZ码输入 图1-1 信号源模块 信号源产生一个15 位的m 序列，由“PN ”端口输出，可根据需要生成不同频率的伪随机码， 码型为111100010011010，频率由S4 控制，对应关系如表1-1 所示。 表1-1 拨码开关S4、S5 与时钟的对应关系 拨码开关 时钟 拨码开关 时钟 0000 32.768M 1000 128K 0001 16.384M 1001 64K 0010