- 1、本文档共13页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
智力抢答器源程序.doc
智力抢答器源程序
???加入收藏??????
来源:
作者:qdq
时间:2005-11-1 21:40:25
网友评论:0
点击数:2707
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all; entity count10 isport( clk:in std_logic; --1hzen:in std_logic;clr:in std_logic;up,dn:in std_logic;dout:out std_logic_vector(3 downto 0));end count10;
architecture behav of count10 issignal q:integer range 0 to 9;
begin
process(clk,clr)beginif clr=1 then q=3;elsif clkevent and clk=1 thenif en=1 thenif up=1 then if q9 then q=q+1;else q=3;end if;
elsif dn=1 thenif q0 then q=q-1;else q=3;end if;end if;
end if;end if;end process;
dout=conv_std_logic_vector (q,4);end behav;--*************************************************************LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;
--**************************************************************ENTITY Debunce isPORT(CP : IN STD_LOGIC; -- CLOCK 4MHZKey : IN STD_LOGIC; -- Input SignalDOUT : OUT STD_LOGIC -- Debounce O/P
);END Debunce;
--**************************************************************ARCHITECTURE a OF Debunce ISSIGNAL SAMPLE, DIFF,DLY_OUT: STD_LOGIC; -- Binary BEGIN
Free_Counter : Block -- 计数器 产生扫描信号 Signal Q : STD_LOGIC_VECTOR(14 DOWNTO 0);Signal D0 : STD_LOGIC;Begin
PROCESS (CP) -- 计数器计数 BeginIF CPEvent AND CP=1 thenD0 = Q(14);Q = Q+1; END IF;END PROCESS;
SAMPLE = Q(14) AND NOT D0; --产生125HZ脉冲? END Block Free_Counter;
Debounce : Block -- Timer Key DebounceSIGNAL D0, D1, S, R,DLY,NDLY : STD_LOGIC; BeginProcess (CP)BeginIF CPEVENT AND CP=1 THENIF SAMPLE = 1 THEND1 = D0; D0 =NOT Key; --二级延迟S = D0 AND D1;R = NOT D0 AND NOT D1;END IF; END IF;End Process; DLY = R NOR NDLY; --RS 触发器 NDLY =S NOR DLY; DLY_OUT = DLY; --RS 触发器输出
End Block Debounce;
Differential : BlockSignal D1,D0 : STD_LOGIC;BEGINProcess (CP)BeginIF CPEVENT AND CP=1 THEND1 = D0; D0 = DLY_OUT; --二级延迟END IF;End Process; DIFF = D0 AND NOT D1; -
文档评论(0)