第章 触发器和时序逻辑电路 例题.pptVIP

第22章 触发器和时序逻辑电路 第22章 触发器和时序逻辑电路 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 22.3.4 环行计数器 22.3.5 环行分配器 22.5 应用举例 例2：单稳态触发器构成短时用照明灯 4 8 1 6 2 3 5 7 uo ui UCC S R C ui t uo t tp 若S未按下, 则 ui = 1 若S按下, 则 ui = 0 uo 按一下 按钮 S 未按 0 KT的线圈 不通电 KT 的触点 断开 灯 灭 1 通电 闭合 亮 灯亮的时间为： tp = 1.1 R C 4 8 1 6 2 3 5 7 uO ui UCC C S KT KT D1 D2 R ~ * 下一页 总目录 章目录 返回 上一页 22.1 双稳态触发器 22.2 寄存器 22.3 计数器 22.4 555定时器及其应用 22.5 应用举例 本章要求 1. 掌握 R－S、J－K、D 触发器的逻辑功能及 不同结构触发器的动作特点。 2. 掌握寄存器、移位寄存器、二进制计数器、 十进制计数器的逻辑功能，会分析时序逻辑 电路。 3. 学会使用本章所介绍的各种集成电路。 4. 了解集成定时器及由它组成的单稳态触发器 和多谐振荡器的工作原理。 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。 时序逻辑电路的特点： 下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。 例：画出可控 R－S 触发器的输出波形 R S C 不定 不定 可控 R－S状态表 C高电平时触发器状态由R、S确定 Q Q 0 1 0 0 S R 0 1 0 1 0 1 1 1 不定 Qn+1 Qn 存在问题： 时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。 C 克服办法：采用 JK 触发器或 D 触发器 0 0 S R 0 1 0 1 0 1 1 1 不定 Qn+1 Qn Q=S Q=R 例：JK 触发器工作波形 C J K Q 下降沿触发翻转 例：D 触发器工作波形图 C D Q 上升沿触发翻转 右移串行输入 左移串行输入 UCC Q0 Q1 Q2 Q3 S1 S0 C 16 15 14 13 12 11 10 9 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND CT74LS194 并行输入 0 1 1 1 1 0 0 0 1 1 0 1 1 直接清零(异步) 保 持 右移(从Q0向右移动) 左移(从Q3向左移动) 并行输入 RD C S1 S0 功 能 ? ? ? CT74LS194功能表 UCC Q0 Q1 Q2 Q3 S1 S0 C 16 15 14 13 12 11 10 9 CT74LS194 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND 用D触发器构成三位二进制异步加法器 ？ ？ 2、若构成减法计数器C又如何连接？ 思考 1、各触发器C应如何连接？ 各D触发器已接成T′触发器，即具有计数功能 C 清零 RD Q D Q Q0 F0 Q D Q Q0 F0 Q D Q Q3 F3 2. 同步二进制加法计数器 异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。 同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。 同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。 同步计数器组成原则: 根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 解：1. 写出各触发器 J、K端和C端的逻辑表达式 C0= C K0 =1 J0 =Q2 K1 =1 J1 =1 C1= Q0 J2=Q0Q1 K2 =1 C2= C RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 解：当初始状态为“000”时， 各触发器