高级计算机体系结构第7章3.pptxVIP

1 （3）协议操作的实现 链表操作：构造、转出、清除(作废)。 构造—将请求操作的节点加到链表头部(头节点)； 转出—从链表中去掉一个节点； 清除(作废)—(只有)链表头节点清除所有其他节点。 操作实现：采用严格的请求-响应协议； 采用未决链表避免缓冲区满和解决竞争问题。 协议操作：读(Rd)、写(RdX)、回写(WB)。 操作实现：根据块状态，由一系列链表操作组成。 转上页 2 （4）协议的状态转换图 请求节点L 宿主节点H(本地目录)、共享节点R(远程$标记)和请求节点L L H R L H R L H R 操作 远程$标记 HOME FRESH GONE① Rd I OF FRESH I HF 不变 OF→TF /HF→MF② HD③ 不变 OD→TD /HD→MD③ 其他 无此情况 无网络事务 RdX I OD GONE I OD GONE *F→I④ OD 不变 *D→I④ *F 无此情况 OD GONE *F→I 无此情况 OD 无此情况 无网络事务 ~OD 无此情况 OD 不变 *D→I WB *F 无此情况 I H/F⑤ 清除L⑤ 无此情况 OD 无此情况 I HOME I ~OD 无此情况 I⑥ 不变 清除L ①GONE态时数据由链表原头节点提供，HOME、FRESH态时由宿主提供； ②原链表节点变化：OF→TF、HF→MF、其他不变，下同； 转上二页 回下页 3 ③与更新协议类似，不立即更新宿主节点，请求节点成为新的头脏节点，各节点数据相同，链表有如下两种形式： 链表节点状态变化：OD→TD、HD→MD、其他节点不变； ④Rdx请求要求先将请求节点置为头节点，然后清除所有非头节点，将状态改为OD，*F/*D指原链表所有节点(请求节点除外)各种FRESH/GONE状态； ⑤*F态的WB请求仅将L从链表中转出，新链表各节点状态相应变化，H节点根据新链表节点数变为HOME(H)/FRESH(F)态； ⑥~OD态的WB请求仅将L从链表中转出，新链表各节点状态相应变化，只有请求节点状态为OD时才将数据写回宿主节点。 转上页 4 3、正确性问题 对一致性中串行化的保证： 只有请求节点有“忙”状态(未决状态)，宿主节点和链表中节点无此状态； 未决状态节点不采用NACK应答后续请求者，而形成未决链表(状态是PENDING)，未决链表以FIFO次序完成； 串行化次序由请求到达宿主节点的次序决定。 5 对存储一致性的保证： 不满足顺序一致性，使用处理器一致性模型。即： 串行化--PE按程序次序发出操作请求到节点总线，IQ-Link的FIFO缓冲队列按序接收总线请求； 写原子性--未决链表FIFO处理方式保证宿主节点完成请求的次序与PE请求次序一致。 死锁、活锁和挨饿避免： 未决链表使请求者缓冲请求(等待pNext节点完成请求)，输入缓冲区不会满，同时采用严格的请求-响应协议，不存在死锁问题； 采用未决链表方法，避免了活锁和挨饿的发生。 6 第五节 放松的存储一致性模型 一、放松的一致性模型 有处理器一致性PC、弱一致性WC、释放一致性RC等模型。 正确性要求：放松的一致性模型的执行结果必须和顺序一致性模型的执行结果相同。 存储次序要求：不同的放松的一致性模型对存储次序的要求不同。不同的存储次序意味着所有处理器执行顺序的不同。 1、处理器一致性(PC)模型 定义：满足正确性要求，同时须满足下列条件： ①某读操作允许执行前，所有先于该读操作的同一处理器的所有读操作均已完成； ②某写操作允许执行前，所有先于该写操作的同一处理器的所有访存(读和写)操作均已完成。 回下页 7 程序次序与执行次序： W→W、R→R、R→W按序执行，W→R的R可提前执行。 处理器一致性的扩展： 全存储定序TSO：放松W→R访存序，采用该方法的有Intel系列、SPARC V8等； 部分存储定序PSO：更松的限制，如放松W→R、W→W访存序，采用该方法的有SPARC V9等。 处理器一致性的应用特性： 可实现存储器的访问缓冲和顺序流水线操作。 转上页 回下页 回下三页 8 2、弱一致性(WC)模型 定义：满足正确性要求，同时须满足下列条件： ①某读/写访问允许