- 1、本文档共27页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第一章:数制和码制
第二章:逻辑代数基础
1、用卡诺图化简函数,给定约束条件为,求出最简“与或”表达式。
图2-1
解:如图2-1所示。
图2-1
第三章:门电路
1、在图3-1所示的由74系列TTL与非门组成的电路中,计算门G能驱动多少同样的与非门。要求G输出的高、低电平满足VOH≥3.2V,VOL≤0.4VIIL≤-1.6mA,IIH≤40μA。VOL≤0.4V时输出电流最大值为IOL(max)=16mA,VOH≥3.2V时输出电流最大值为IOH(max)=-0.4mA。G的输出电阻可忽略不计。
图3-1
解:VOL≤0.4V时,可驱动的负载门数目为
VOH≥3.2V时,可驱动的负载门数目为
因此G最多只能驱动5个同样的与非门。
2、在图3-2所示的由74系列TTL或非门组成的电路中,计算门G能驱动多少同样的或非门。要求G输出的高、低电平满足VOH≥3.2V,VOL≤0.4VIIL≤-1.6mA,IIH≤40μA。VOL≤0.4V时输出电流最大值为IOL(max)=16mA,VOH≥3.2V时输出电流最大值为IOH(max)=-0.4mA。G的输出电阻可忽略不计。
图3-2
解:VOL≤0.4V时,可驱动的负载门数目为
VOH≥3.2V时,可驱动的负载门数目为
因此G最多只能驱动5个同样的与非门。
3、TTL门电路组成的电路如图3-3所示,设VOH=3.6V、VOL=0.3V、VTH=1.4V。(1)写出F的表达式;(2)已知A、B、C的波形如图3-4所示,画出F的波形;(3)若用直流电压表测G1的输出端的电压值VO1,在不同的输入条件下,其值可能有几种情况?各为多少伏?
图3-3 图3-4
解:(1)C=0时,;C=1时,
(2)波形如图3-1所示。
图3-1
(3)C=0时,VO1取决于A,A=3.6V、VO1=0.3V; A=0.3V、VO1=3.6V。
C=1时,VO1取决于B,B=3.6V、VO1=1.4V; B=0.3V、VO1=0.3V。
4、图3-5所示CMOS电路欲实现A、B两路信号分时传送,请问电路能否正常工作?若不能正常工作,请修改。写出修改后输出信号F的逻辑表达式,并画出其波形图。已知A、B、C的波形如图3-6。
图3-5 图3-6
解:不能正常工作。改正如图3-2或图3-3所示。
或
图3-2 图3-3
逻辑式:C=0时,F=A;C=1时,F=B。 或者:C=0时,F=B;C=1时,F=A
对应波形如图3-4或图3-5所示。
或
图3-4 图3-5
5、试为图3-7中的外接负载电阻RL选定合适的阻值。已知G1、G2为OD门,输出高电平时的最大漏电流为IOH(max) = 5 μA,输出低电平为VOL(max)=0.33 V时允许的最大负载电流为IOL(max) =5.2 mA。负载门G3和G4均为CMOS与非门,它们的高电平输入电流最大值IIH(max)和低电平输入电流最大值IIL(max)均为1 μA。若VDD=5 V,要求OD门输出的高电平VOH≥4.4 V,低电平VOL≤0.33 V。
图3-7
解:
选定的RL值应在0.9kΩ与42.9kΩ之间VOH≥4.4V,低电平VOL≤0.4 V。
图3-8
解:
选定的RL值应在0.77kΩ与2.31 kΩ之间。
第四章:组合逻辑电路
1、分析图4-1中电路的逻辑功能,试写出Y1、Y2的逻辑函数式,将其化简为最简的与或表达式,列出真值表,并说明电路的功能。
图4-1
解:
真值表:
A B C Y1 Y2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 Y1实现“奇偶检测”逻辑功能,即:当输入A、B、C中有奇数个“1”时,输出为“1”;否则输出为“0”。
Y2实现“三人表决”逻辑功能,即:当输入A、B、C中有两个及以上“1”时,输出为“1”;否则输出为“0”。
2、试用与非门设计一组合逻辑电路,其输入为3位二进制数,当输入中有奇数个1时输出为1,否则输出为0。要求列出真值表,写出逻辑函数表达式,画出逻辑图(输入变量不允许有反变量)。
解:
真值表:
A B C Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1
您可能关注的文档
最近下载
- 《经济法基础》课件【2019修订】 《经济法基础》第六章.pptx VIP
- 细胞膜的结构和功能一轮复习说课PPT(生物科组王平).ppt
- 中秋国庆慰问品采购投标方案.docx
- 《经济法基础》课件【2019修订】 《经济法基础》第五章.pptx VIP
- 首届全国“红旗杯”班组长大赛知识考试题库(包含选择、多项选择、判断题).docx
- 邯郸万达广场消防及安全设计专篇.pdf VIP
- 幼儿园中班比较轻重课件.ppt VIP
- 在线培训系统合同模板.docx
- 《经济法基础》课件【2019修订】 《经济法基础》第七章.pptx VIP
- 《经济法基础》课件【2019修订】 《经济法基础》第二章.pptx VIP
文档评论(0)