第六章存储管理.pptVIP

Two-Level Paging Example A logical address (on 32-bit machine with 4K page size) is divided into: a page number consisting of 20 bits. a page offset consisting of 12 bits. Since the page table is paged, the page number is further divided into: a 10-bit page number. a 10-bit page offset. Thus, a logical address is as follows:where pi is an index into the outer page table, and pj is the displacement within the page of the outer page table. page number page offset pi pj d 10 10 12 Address-Translation Scheme Address-translation scheme for a two-level 32-bit paging architecture Even though time needed for one memory access is quintupled, caching permits performance to remain reasonable 6.3.3 分段式存储管理(segmentation) 1. 内存空间划分：动态异长，每区一段。 段首址+段内地址 物理地址= b’： l’ b’+d 2. 进程空间划分：若干段，每段一个程序单位。 调用x段e f: 访问d段a e: 调用y段f main(段号0) X(段号1) Y(段号2) D(段号3) a: 0 … 80k-1 0 ... 40k-1 0 … 20k-1 0 … 60k-1 逻辑地址= 段号 段内地址 (二维地址) main x y d 3. 对应关系 40k 60k 80k 20k ... ... ... ... 进程空间 内存空间 100k: 200k: 300k: 320k: 4. 所需表目 (1) 段表：每进程一个 段首址 段长度 100k 40k 80k 60k 段号 0: 1: 2: 3: 20k 200k 320k 300k (2) 空闲表：系统一个 array of (addr,size) 5. 所需寄存器 (1) 段表首址寄存器： b l (2) 段表长度寄存器： 系统一个 系统一个 (3) 快表：系统一组： 段号 段首址 段长度 ... ... ... ... l’ s ... b’ ... 6. 地址映射 逻辑地址(s,d)?物理地址(b’+d) (1) 由程序确定逻辑地址(s,d); (2) 由s查快表得b’和l’ 如查不到： (a) 由s与l比较判断是否越界 不满足：0?s?l-1，越界； (b)由s和b查段表，得b’和l’ (s,b’,l’)?快表, 如快表满淘汰一个； (c) 转(2) (3) 由d与l’比较，判断是否越界 不满足：0?d?l’-1，越界； (4) 由b’?d得物理地址。 段号 段长 段首址 ... … ... … ... ... l’ b’ s l b b l ... ... PCB 段长 段首址 段号 … ... l’ b’ ... s ... b’+d s d + cp s l’ b’ 物理地址 逻辑地址 … ... ? cp + b: 6.3.3.2 段的共享 段长 段首址 … ... b’ l’ ... ... 段号 … si ... P1段表： 段长 段首址 … ... b’ l’ ... ... 段号 … sj ... P2段表： 共享段 ... ... b’: l’ 内存空间