第10章时序逻辑电路引论.pptVIP

第10章 时序逻辑电路引论 状态图 触发器（Flip Flop，简写为FF）是具有记忆功能的单元电路，由门电路构成，专门用来接收存储输出0、 1代码。 它有双稳态、 单稳态和无稳态触发器（多谐振荡器）等几种。本章所介绍的是双稳态触发器, 即其输出有两个稳定状态0、1。 只有输入触发信号有效时， 输出状态才有可能转换；否则，输出将保持不变。双稳态触发器按功能分为RS、 JK、D、T和T′型触发器；按结构分为基本、 同步、主从、维持阻塞和边沿型触发器；按触发工作方式分为上升沿、下降沿触发器和高电平、低电平触发器。 10.3.1 RS锁存器（基本RS触发器） 1. 电路组成 基本RS触发器是一种最简单的触发器，是构成各种 触发器的基础。它由两个与非门（或者或非门）的输入 和输出交叉连接而成，如下图所示，有两个输入端R和S （又称触发信号端）；R为复位端，当R有效时，Q变为0， 故也称R为置0端；S为置位端，当S有效时，Q变为1，称 S为置“1”端；还有两个互补输出端Q和 ： 当Q=1， =0； 反之亦然 基本RS触发器 （a） 逻辑图; （b） 逻辑符号； （c） 逻辑符号 2. 逻辑功能分析 触发器有两个稳定状态。Qn为触发器的原状态（现 态），即触发信号输入前的状态； Qn+1为触发器的新状 态（次态），即触发信号输入后的状态。 其功能可采用 状态表、特征方程式、逻辑符号图以及状态转换图、波 形图或称时序图来描述。 状态表 如上图（a）所示可知: Qn+1= 从状态表中可知：该触发器有置“0”、置“1”功能。R与 S均为低电平有效，可使触发器的输出状态转换为相应的 0或1。RS触发器逻辑符号如图(b)、 (c)所示，方框下 面的两个小圆圈表示输入低电平有效。当R、S均为低电 平时，输出状态不定，有两种情况：当R=S=0，Q= =1， 违犯了互补关系；当RS由00同时变为11时，则Q（ ) =1（0），或Q( )=0（1），状态不能确定。 状态表 卡诺图 特征方程式 据表画出卡诺图如图所示， 化简得： R+S=1 (约束条件) 状态图 状态转换图（简称状态图） 图中, 圆圈表示状态的个数，箭头表示状态转换的方向，箭头线上标注的触发信号取值表示状态转换的条件。 波形图 波形图， 画图时应根据功能表来确定各个时间 段Q与 的状态。 综上所述， 基本RS触发器具有如下特点： (1) 它具有两个稳定状态，分别为1和0，称双稳态触 发器。如果没有外加触发信号作用它将保持原有状态不 变，触发器具有记忆作用。在外加触发信号作用下，触 发器输出状态才可能发生变化，输出状态直接受输入信 号的控制，也称其为直接复位 -置位触发器。  （2）当R、S端输入均为低电平时，输出状态不定, 即 R=S=0，Q= =1，违犯了互补关系。当RS从00变为11 时，则Q（ ）=1（0），Q（[ ]）=0（1），状态不能 确定。 (3) 与非门构成的基本RS触发器的功能, 可简化为 10.3.2 门控RS锁存器（同步RS触发器） 1. 电路组成 同步RS触发器的电路组成如图所示。图中, 、 是直接置0、置1端，用来设置触发器的初状态。 2. 功能分析 同步RS触发器的逻辑电路图和逻辑符号如图所示。 同步RS触发器 （a） 逻辑电路; （b） 逻辑符号 当CP=0， R′=S′=1时，Q与 保持不变。 当CP=1, R′= = ,S′= = ， 代入基本RS触发器的特征方程得： Qn+1=S+ Qn R·S=0 (约束条件) 状态图 功能表 10.3.3 D锁存器 在数字系统中，经常要进行存储数据的操作。在这种应用中，存储单元的激励输入就是要存储的数据。因此，我们需要一种器件，它能将呈现在激励输入端的单路数据D存入交叉偶合结构的锁存器单元中。 能实现上述功能的电路，称为D锁存器。 同步触发器存在空翻的问题 对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻