第2章计算机的基本器件.pptVIP

 第2章 计算机的基本器件 目 录 2.1 逻辑代数与逻辑电路 2.2 组合逻辑电路 2.3 时序逻辑电路 2.1 逻辑代数与逻辑电路 2.1.1 逻辑代数 2.1.2 基本逻辑电路 正逻辑与负逻辑 正逻辑：指定逻辑电路中高电平为“1”，低电平为“0”，称为正逻辑。 负逻辑：指定逻辑电路中低电平为“1”，高电平为“0”，称为负逻辑。 比如有某个逻辑电路，它具有下图所示的功能表，那么对正逻辑而言，它是个与非门，而对负逻辑来讲，它则是个或非门。也就是说，正逻辑的与非门就是负逻辑的或非门。 2.2 组合逻辑电路 逻辑电路中输出状态只与当时的输入状态有关，而与过去的输入状态无关，这种逻辑电路称为组合逻辑电路。本节介绍计算机中常用的组合逻辑电路：加法器、算术逻辑单元、译码器和数据选择器。 2.2 组合逻辑电路 2.2.1 加法器 2.2.2 算术逻辑单元 2.2.3 译码器 2.2.4 数据选择器 2.2.1 加法器 有两种加法部件：半加器和全加器。 ⒈半加器:不考虑低位进位输入，两数码Ai、Bi相加的电路，Ci为向高位的进位。 它的功能表、符号和逻辑图如下。 全加器是考虑低位进位输入Ci-1的加法器 其功能表、符号和逻辑图如下： 3.n位加法器 4位串行进位加法器的逻辑图如下。 2.2.2 算术逻辑单元 算术逻辑单元简称ALU（Arithmetic Logic Unit），是一种功能较强的组合逻辑电路，是计算机的运算器中都不可缺少的重要组成部件。ALU能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器，它是通过改变超前进位加法器的进位发生输出和进位传送输出来获得多种运算能力的。有关ALU的功能在第四章中再介绍。 2.2.3 译码器 译码器：是具有多个输入端和多个输出端的器件。当输入端加上某一组合信号时，对应这一组合信号的若干个输出端便有信号输出，也就是说，译码器是把输入的一种格式的代码信号译成另一种格式的信号，以实现代码所要求的操作的器件。根据使用方式的不同，译码器又称编码器或换码器。 译码器也是计算机中不可缺少的器件，主要用在控制器里的指令分析，存储器里的地址选择上。 2.2.3 译码器 1.译码电路的设计 以设计3-8译码电路为例。要求根据输入的3位二进制数编码来选择8个输出端中的哪一个有效。设计步骤如下： ⑴确定输入输出变量。设3个输入变量为x2x1x0，8个输出变量为y7y6y5y4y3y2y1y0。 ⑵给出真值表。真值表如下页所示。 ⑶根据真值表画出逻辑电路图。 ⒉典型的译码器芯片 74LS138是一种常用的3-8译码器。其引脚图(a)和电路图(b)如下。 2.2.4 数据选择器 数据选择器MUX (Multiplexor/Selector)又称多路开关，是以“与或门”或“与或非门”为主的电路。它的作用是在选择信号的作用下，从多个输入通道中选择一个通道的数据作为输出。 2.2.4 数据选择器 右图是4选1MUX的逻辑符号和功能表。有4个数据输入端A、B、C、D，输出端为Z，S1、S0为数据选择端。 2.3 时序逻辑电路 逻辑电路中输出状态不但和当时的输入状态有关，而且还与电路在此以前的输入状态有关，这种逻辑电路称为时序逻辑电路。时序逻辑电路中必须要有能存储信息的记忆元件——触发器。本节先介绍触发器，接着介绍计算机中常用的时序逻辑电路——寄存器和计数器。 2.3 时序逻辑电路 3.3.1 触发器 3.3.2 寄存器 3.3.3 计数器 2.3.1 触发器 触发器(flip-flop)是一种能记忆机器以前输入状态的存放二进制代码的单元电路，是构成计算机硬件系统中各种时序逻辑电路的基本电路。 分类： 按时钟控制方式来分，有电位触发、边沿触发、主-从触发等方式的触发器； 按功能来分，有R-S型、D型、J-K型等触发器。 由与非门组成的触发器，其置1和置0都要0电平触发，当R一=0，S一=1时，Q一为高电平，Q为低电平，称为0状态。 R一=1， S一=0时，Q为高电平， Q一为低电平，称为1状态。 R一=1， S一=1时，触发器保持原状态不变。 R一=0， S一=0时，触发器状态不定。一般在正常工作时，不允许出现这种状态。 R-S同步触发器的翻转是在同步时钟（在CP端输入）的作用下同步地进行的。可由R-S基本触发器构成。 图中表示， R一为置0端， S