基于FPGA的RS编码器设计.docVIP

基于FPGA的RS编码器设计,在Quartus5.0编译环境下设计了RS(255,223)对称结构的编码器，并利用Matlab编写RS编码器的调试及验证程序，最后，用ModelSim5.8得到了仿真结果。该结果表明，编码器性能良好，与已有的此类设计相比,具有速度快和占用硬件资源少的特点。 【关键词】里德-索洛蒙编码,并行乘法器, 现场可编程逻辑阵列TN919.3 【文献标识码】A Design for RS Encoder Based on FPGA MAO De-ming, WEI Gao, BAO Tao (School of Electronic and Information, Northwestern Polytechnical University, Xi’an 710072) 【Abstract】This paper analyses the principle of reed_solomon(RS) encode at first, and addresses the application method of natural parallel multiplier with constant coefficients. Based on this, A RS(255,223) encoder with symmetric coefficients of generator polynomial is designed under the Quartus5.0 compiling environment, then the simulation result with ModelSim5.8 is got. This result indicates that the performance of the encoder is better than others, and the encoder possesses characteristic of high speed and low hardware complexity. 【Keywords】Reed-Solomon encode, parallel multiplier, FPGATN919.3 【Document code】A引言 RS码是一种差错控制编码，具有很强的纠正随机错误和突发错误能力以及具有极低的未探测差错率。自1959年，I.S.Reed 和G..Solomn在确定有限域上多项式码的文中提出了RS码以来，人们不断地对其算法进行研究和改进，目的是为了提高吞吐率、降低硬件资源及寻找适合VLSI实现的结构[1]~[4]。 RS 码自诞生起，就广泛应用于卫星通信（包括深空通信）、无线通信（移动电话，微波中继等）、数字电视（DVB等）、宽带调制解调（ADSL XKSL 等）和数据存储（硬盘，CD，DVD等）等领域中[8]。其中，RS(255，223)码被空间数据咨询委员会(CCSDS)选为高级在轨系统(AOS)前向和返向链路的纠错编码，是实现低差错率信道纠错编码的关键部件。 编码原理 基金项目：受“国家863计划-空间实验室高级在轨系统（AOS）关键技术研究及演示验证”项目支持，项目编号：2004AA741072。 作者简介：毛得明（1982-），男，福建省南平，西北工业大学电子信息学院硕士研究生，研究方向：微波测量, 信息与编码技术RS编码分为时域编码和频域编码两种 [5][6]，最简单的编码是利用乘法电路，直接与生成多项式相乘，得到码多项式，但这样编出的码是非系统码，因此在解码时，要先将信息码从接收码中选出。非系统码的编译码效率明显低于系统码，实际的应用研究中都是采用系统码。 在此仅讨论时域编码。基于多项式除法的编码器，RS码也是循环码的一种，因此RS码的码字都是生成多项式g(x)的倍式。在实际中常用的是系统码，要得到系统码，必须先将信息组m(x)乘以xn-k，得到 m(x)﹒xn-k，然后除以g(x)，得到相应的余项r(x)，其系数是检验位，加上原来的信息组得到了码组C。 编码器实现框图如图1所示： 图1 除法电路构成的RS编码器 此电路主要是由带反馈的移位寄存器实现的，编码结构的复杂度取决于所用的乘法器。从实现的结构上来说，有限域的乘法器可分为比特串行乘法器和比特并行乘法器。根据域元素基的不同，有限域乘法器又可分为正则基，正常基，三角基及对偶基乘法器。对于比特并行乘法器，电路复杂度为O(m2t)；采用比特串行对偶基乘法器，电路复杂度可降为O(mt) [7]。 编码器FPGA的实现 通过以上编码器原理分析，编码器主要包括以下几个部分：反馈移位寄存器、有限域加法器、有限域乘法器、开关。运算单元主要是有限域加法器和有限域乘法器，