组成与体系结构.pptVIP

第二章 计算机中常用的逻辑部件 2.1 三种基本逻辑操作及Boole代数 逻辑代数是1847年由英国数学家乔治·布尔（George Boole)首先创立的，所以通常人们又称逻辑代数为布尔代数。逻辑代数与普通代数有着不同概念，逻辑代数表示的不是数的大小之间的关系，而是逻辑的关系，它仅有两种状态即：0,1。它是分析和设计数字系统的数学基础。　　逻辑代数的运算规则也不同于普通的运算规则，它有三个基本的运算——与、或、非 与逻辑(AND Logic) 　　与逻辑又叫做逻辑乘，下面通过开关的工作状态加以说明与逻辑的运算。 逻辑与的关系还可以用表达式的形式表示为: F=A·B 上式在不造成误解的情况下可简写为：F=AB。 逻辑或的表示式为： F=A+B 非运算的逻辑表达式为 F=A 复合逻辑运算 与非逻辑(NAND Logic) 或非逻辑（NOR Logic) 与或非逻辑 异或逻辑 同或逻辑 逻辑代数的基本定律 2.2 逻辑函数的化简 逻辑函数的公式法化简 最简的函数表达式的标准是：　　◇表达式中所含项数量最少　　◇每项中所含变量个数最少 逻辑函数的化简 卡诺图化简法 代数化简和卡诺图化简法的区别? 例: 化简函数 F(A,B,C,D)=(A+C)(B+C)(C+D) F(A,B,C,D)=∑m(3,4,5,7,9,13,14,15) 2.3 逻辑门的的实现 任何复杂的逻辑运算都可通过基本逻辑操作与\或\非实现. 2.4 计算机中常用的逻辑部件 2.4.1 加法器 不考虑进位输入时，两数码Xn、Yn相加称为半加器；若考虑低位进位输入Cn-1相加，则称为全加器。全加和Fn和进位输出Cn的表示式分别为： Fn=XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 Cn= XnYnCn-1+ XnYnCn-1+ XnYnCn-1+ XnYnCn-1 其推导过程和逻辑电路图略。 Fn=Xn+Yn+ Cn-1 补充一位全加器真值表如右： 其中Xn 为被加数，Yn为加数， Cn-1为低级进位信号，Fn为和，Cn为本级向上进位信号。 简单串行级联的4位全加器如下图所示： 将4个全加器相连可得4位加法器（上图),但其加法时间长。这是因为其位间进位是串行传送的。本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。只有改变进位逐位传送的路径，才能提高加法器工作速度。解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实行快速加法。我们称这种加法器为超前进位加法器。根据各位进位的形成条件，可分别写出Ci的逻辑表达式： C1=X1Y1+(X1+Y1)C0=G1+P1C0 其中: Gi=Xi·Yi 称为进位产生函数 Pi=Xi+Yi 称为进位传递函数 Gi的意义是：当 XiYi 均为“1”时定会产生向高位的进位 Pi的意义是：当Xi和Yi中有一个为“1”时，若同时低位有进位输入，则本位也将向高位传送进位。写成通用式为： C1=G1+P1C0 （低位） C2=G2+P2C1= G2+P2(G1+P1C0)= G2+P2G1+P2P1C0 C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0 C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0 当全加器的输入均取反码时，它的输出也均取反码。（应用反演律采用与非、或非、与或非表示）将上式改写成如下： C1=P1+G1C0 C2=P2+G2P1+G2G1C0 C3=P3+G3 G2+ G3G2P1+G3G2G1C0 C4=P4+G4P3+G4G3P2+G4G3G2P1+ G4G3G2G1C0 根据上式可画得“超前进位产生电路”及四位超前进位加法器的逻辑图如下图2.8。 2.4.2 算术逻辑单元（简称ALU） ALU是一种功能较强的组合逻辑电路。它能进行多种算术运算和逻辑运算。ALU的基本逻辑结构是超前进位加法器，它通过改变加法器的进位产生函数G和进位传递函数P来获得多种运算能力。下面通过介绍SN74181型四位ALU中规模集成电路来介绍ALU的原理。 在下图功能表中，“加”表示算术加，“+”表示逻辑加。它能执行16种算术运算和16种逻辑运算，M是状态控制端，M=H执行逻辑运算；M=L执行算术运算。S0 ~S3是运算选择端，它决定电路执行哪种算术运算或逻辑运算。 用四片74181电路可组成16位ALU。如下图片内进位是快速