袁佩宏第四单元集成逻辑门电路和组合逻辑门电路.pptVIP

第四单元 集成逻辑门电路和组合逻辑门电路 CMOS非门逻辑关系： 当Vi为低电平时，VN截止，VP导通。VO≈VDD，输出为高电平。 当Vi为高电平时，VN导通，VP截止， VO≈0V，输出为低电平。 3/ 8译码器  第四单元 集成逻辑门电路和组合逻辑门电路 二、NMOS电路 2、NMOS与非门 NMOS与非门电路输出的低电平会随着工作管数目的增大而上升，因此这种与非门的输入端个数不宜超过3个。 A +UDD Uo 负载管 工作管 B 工作管 第四单元 集成逻辑门电路和组合逻辑门电路 二、NMOS电路 2、NMOS或非门 NMOS或非门电路，由于工作管是并联工作的，输出的低电平不会随着工作管数目的增大而上升，因此NMOS或非门应用比与非门更广泛。 A +UDD Uo 负载管 B 第四单元 集成逻辑门电路和组合逻辑门电路 2、CMOS门电路 CMOS门电路是由N沟道MOS管和P沟道MOS管互补而成。 由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。 VO VDD VP VN VO VDD VP VN 第四单元 集成逻辑门电路和组合逻辑门电路 TTL电路与CMOS电路的比较 1.构成： 　　 CMOS是场效应管构成，TTL为双极晶体管构成 。 2.电源电压： 　　 CMOS的电源电压范围比较大（3～18V），TTL只能在5V下工作。 　　 3.输出电压： 　　CMOS的高低电平之间相差比较大（Vdd/0V)、抗干扰性强，TTL则相差小（2.4V/0.4V)，抗干扰能力差 。　　 　　 第四单元 集成逻辑门电路和组合逻辑门电路 TTL电路与CMOS电路的比较 4.功耗： 　　CMOS功耗很小，TTL功耗较大（1～5mA/门）。 　　 5.工作频率： CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。 6.门坎电平： CMOS门坎电平约为电源电压的一半,TTL门坎电平约为1.4V。 　 第四单元 集成逻辑门电路和组合逻辑门电路 TTL电路与CMOS电路的比较 7.输入端： TTL电路输入端悬空相当与输入高电平。CMOS电路不允许输入端悬空。 8.负载能力： 　　TTL驱动电流绝对值较大，但驱动能力的指标扇出系数是以驱动同类门为前提的，所以TTL的扇出系数并不大；CMOS驱动电流绝对值较小，但CMOS电路的输入电流约为0，所以CMOS的扇出系数反而大。 第四单元 集成逻辑门电路和组合逻辑门电路 第三节 组合逻辑电路的分析与设计方法 组合电路 时序电路 功能：输出只取决于当前的输入 数字电路 组成：门电路，不存在记忆元件 功能： 输出取决于 当前的输入 原来的状态 组成： 门电路 记忆元件 例如：编码器、译码器、数据选择器等 例如：寄存器、记数器等 第四单元 集成逻辑门电路和组合逻辑门电路 一、组合逻辑电路的分析方法 分析步骤： 给定逻辑图 电路逻辑功能 分析 1、由给定的逻辑图逐级写出逻辑函数式； 2、对函数式进行化简，化简成最简与或式； 3、列出真值表，得出电路的逻辑功能。 第四单元 集成逻辑门电路和组合逻辑门电路 二、组合逻辑电路的设计方法 设计步骤： 给出逻辑功能 画出逻辑图 设计 1、分析实际问题的逻辑含义，列出真值表； 2、根据真值表列出函数式，化简为最简与或式； 3、根据最简与或式画出逻辑电路图。 第四单元 集成逻辑门电路和组合逻辑门电路 第四节 常用中规模集成组合逻辑电路 一、编码器 编码器是把 信号转换为二进制码 的组合逻辑电路。 功能： 一组高低电平 二进制码 以8421BCD编码器为例，熟悉编码器的设计过程和工作原理。 编 码 器 Y0 Y1 Y2 Y9 D C B A 二进制代码 (8421BCD) 一组 高低电平 第四单元 集成逻辑门电路和组合逻辑门电路 二、译码器 与编码器功能相反的逻辑电路就是译码器。 编码器是把 二进制码 转换 信号 为的组合逻辑电路。 功能： 二进制码 一组高低电平 以2/4译码器为例，熟悉译码器的设计过程和工作原理。 2—4 线 译码器 B A Y0 Y1 Y2 Y3 E 一组高低电平 二进制码 使能端 输入选择 允许(使能) 输出 数 据 输 出 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 74LS138 第四单元 集成逻辑门电路和组合逻辑门电路 第四单元 集成逻辑门电路和组合逻辑门电路 三、数码管和字符译码器 数字