第十三章数字集成电路.pptVIP

13.1.1 脉冲信号 1. 模拟信号 13.2 逻辑代数基础 1. 常量与变量的关系 13.3.1 基本逻辑运算与基本逻辑门 1. 二极管的开关特性 2. 三极管的开关特性 基本逻辑门 门电路的基本概念 1. “与”逻辑关系 2. “或”逻辑关系 3. “非”逻辑关系 分立元件逻辑门电路 二极管“与” 门电路 二极管“与” 门电路 二极管“或” 门电路 二极管“或” 门电路 三极管“非” 门电路 13.3.3 逻辑函数的化简 1.用 “与非”门构成基本门电路 13.4 组合逻辑电路的分析与设计 加法器 加法器 半加器 全加器 编码器 二 – 十进制编码器 译码器和数字显示 CT74LS139型译码器 二-十进制显示译码器 数据分配器和数据选择器 数据选择器 例: 数据分配器 数据分配器的功能表 21.12 应用举例 13.5 时序逻辑电路 13.4.1 双稳态触发器 13.4.1 双稳态触发器 22.1.1 R－S 触发器 2 主从JK触发器 4 触发器逻辑功能的转换 13.4.2 寄存器 1 数码寄存器 2 移位寄存器 13.4.3 计数器 1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 环行计数器 5 环行分配器 0 1 1 1 1 0 0 0 1 1 0 1 1 直接清零(异步) 保 持 右移(从Q0向右移动) 左移(从Q3向左移动) 并行输入 RD C S1 S0 功 能 ? ? ? CT74LS194功能表 UCC Q0 Q1 Q2 Q3 S1 S0 C 16 15 14 13 12 11 10 9 CT74LS194 1 3 4 5 6 7 8 2 D0 D1 D2 D3 DSR DSL RD GND 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 1. 异步二进制加法计数器 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 脉冲数 (C) 二进制加法计数器状态表 从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。 1 0 1 0 当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次. 清零 RD Q J K Q Q0 F0 Q J K Q Q1 F1 Q J K Q Q2 F2 C 计数脉冲 三位异步二进制加法计数器 在电路图中J、Ｋ悬空表示J、K=1 下降沿 触发翻转 每来一个C翻转一次 当相邻低位触发器由1变 0 时翻转 异步二进制加法器工作波形 2分频 4分频 8分频 每个触发器翻转的时间有先后，与计数脉冲不同步 C 1 2 3 4 5 6 7 8 Q0 Q1 Q2 用D触发器构成三位二进制异步加法器 ？ ？ 2、若构成减法计数器C又如何连接？ 思考 1、各触发器C应如何连接？ 各D触发器已接成T′触发器，即具有计数功能 C 清零 RD Q D Q Q0 F0 Q D Q Q0 F0 Q D Q Q3 F3 2. 同步二进制加法计数器 异步二进制加法计数器线路