LowPowerICDesignGuide.doc

目录 低功耗电路设计技巧 5 一. 前言 5 二.低功耗综述 5 三.不同层次的低功耗分析 5 四.系统级低功耗设计 7 4.1电源缩放技术 7 4.2低功耗的IP选择 8 4.3采用并行处理减低功耗 9 4.4采用流水线技术以减低功耗 10 4.5采用状态编码 10 4.6采用低功耗算法 10 4.7系统级时钟跳频技术 10 五.逻辑设计级低功耗 11 5.1插入门控时钟 11 5.2操作数隔离技术 13 5.3插入缓存buff 13 5.4factoring 技术 14 5.5Cache的低功耗设计 14 六.总结 15 Figure contents 表格 1 低功耗设计方法 6 图 1固定电压域 7 图 2多电压域 7 图 3多电压域自适应 8 图 4模块状态功耗 8 图 5串行计算框图 9 图 6并行计算框图 9 图 7流水操作框图 10 图 8门控时钟方案 11 图 9“使能-载入”模式 12 图 10操作数隔离 13 图 11插入缓存buff 14 图 12factoring技术实例 14 低功耗电路设计技巧 前言 正如Intel所：功耗问题是决定能否的唯一。S电路中，功耗分为功耗和静态功耗。是不工作时的功耗功耗是活动时候消耗的功耗设计贯穿在的流程。 低功耗软硬件可以方案节省功耗可以并行、流水等手段功耗采用设计方案降低设置模式在不工作的时候功耗。 寄存器传输门控时钟，隔离降低功耗。 综合时可以缓冲功耗。 将的节点的线布线以减少功耗工艺上可以考虑通过新材料、新等技术功耗。 的低功耗 对于一个IC电路或则集成模块分为以下：进行充放电的功耗； 短路功耗； 功耗 翻转功耗可以降低电压降低负载电容，翻转率降低时钟频率等进行降低；短路功耗是由于晶体管翻转时地会，输出的匹配可以电路的功耗达到最小静态功耗是漏电流引起的，高阈值新材料可以减低功耗。 列出IC设计各个层次技术 1 低功耗设计方法 层次设计方法 系统级 尽量选择；供电电源缩放； 低功耗算法； 处理减低时钟； 工作模式； 逻辑设计选择合适编码； 时钟门控 操作数隔离技术 预计算； 综合时候（缓冲器相位分配、互换、映射） 采用多的综合技术对于非的单元用高，对于路径，采用阈值电路降低； 效应自；树技术 对于翻转点的节点用寄生电容布线来级高材料以减低漏电流前端设计，着重介绍前段设计和编码过程中一些低功耗技术的使用。 系统级低功耗 系统级低功耗设计在IC的功耗控制上贡献率是最大的最有效的。主要对介绍。缩放技术 设计时低电压方案可有有效功耗但是会性能下降不性能可以采用设计 多电压设计主要有以下几种形式： 1固定电压 图 2多电压域 3多电压域 各电压区域有的单一电压 各电压区域有的多个电压由软件选择电压 自适应方式，各电压有的电压由软件选择电压。 划分电压区域尽量与的层次，要考虑设计的复杂性。 电压的分配设计中控制一个例子 图 4模块状态功耗 如图所示，为了实现的动态需要设计中电压单元，不工作的时候模式，时候不工作的当系统的时候给工作模块提供电压。的IP选择 IP的时候，除了考虑性能，如果可以IP的功耗，的竞争优势毋庸置疑会更加明显。 并行处理减低功耗 可以降低系统的工作频率，可以降低系统的功耗并行处理的例子。 5串行计算框图 图 6并行计算 在这个例子中，的设计的一个频率可以，的降低。这种，面积和之间进行权衡。 流水技术减低 流水线技术可以将一个较长的路径路径周期充放电M。如果在加入，，一个，C/M进行充放电而不是对原来的进行充放电可以采用较低的电压来驱动这样可以降低功耗。 图所示一个流水线实例 图 7流水操作 4.5采用状态编码 变化的信号，通过编码开关活动比如采用格雷码比编码省功耗，的和二进制编码通过对比，格雷码可以%的功耗翻转。 低功耗算法 的低功耗设计是很明显，设计算法时ALU的使用需要多次存储访问的尽量是功耗多的操作算法跟电路设计相关视实际电路设计。 时钟技术时钟控制模块，工作原理类似控制单元但控制的不是，而是模块的工作时钟这个上文提到的电压控制的主要区别的实际要求，可以将设置为不同工作模式，不同的工作模式下，切换为不同的时钟进行工作，可以将一些不需要模块关闭一种较好的模块切换方案，采用clock switch，这一点在RK design已经用到，。PCIE MAC的自适应低功耗状态机PCIE MAC层running_st、sleep_st、speed_sw_st等自适应状态，这种流量识别方案实现智能化切换实现低功耗设计级低功耗 逻辑设计级包括RTL低功耗设计以及综合时优化 5.1插入门控时钟 组合逻辑中多用门控时钟，一般驱动门控时钟的逻辑都是只包含一个门，如果有其他的附加逻辑，就容易因竞争而产生