一种基于闩锁结构的高速电压比较器-中国科学院半导体研究所.PDF

维普资讯 第6期 电 子 学 报 Vd．28 No．6 2OOO年6月 AC3A ⅡECI1{oNIC^S ICA June 2O00 一 种基于闩锁结构的高速 电压 比较器 ～ 纽 (中国科甄王萍酾，石翕百寅1oo~3) 弋 摘 要 ： 文章结台高速 A／D转换器 的研究设计 了一种新型高速、高精度集成 闩锁 比较器，针对提高集成闩锁型 l；帔 电压 比较器的性能，讨论了比较器失效、速度．功耗优化 、时钟反馈噪声等设计问题 该比较器有较高的输入电阻，对高 A New High—speedLatchedVoltageComparator WANG Ping，Sift Yin (胁 曲· 舶 d柙 ，0 擗BAzadem3． 一 ，P O．Bar912，＆ ，100~3，( ) Abstract： A T regenerativelyIstched∞m m issh_diedinthepaper．ProblemsrelatedtoCOIllps．1ll~Or蹦lm ，op~ tm between 日pe。dandpowerconsumptionanddockkickbackeffectatereviewedniolderot il~ffOVethe d m蚰ceofthee0mpara±0r． The 叩 e0mpar帅 haspe 咖w ．ceml~ emenlssuch船 ahighinpatresistance，alesspuni~ nt theclockkickbw~ el- 一 fectanda 蚶lcybandwidthC~lpensatitm0fthepreamplitle~stage．Based0nthis，ithasbeenintegratedinanewlli出 pe。dA／D colwerterwithakindofnormalbipoalrtechnology．BoththeDe 咖州 analysesandthesimulafitm results ththe 0fPSPICE0f thecompara~ atePr dedindetail |ywOI谯 ： latchedCOt111319~t11~ ；A／D converter；~p-nop l 引盲 行 比较 ．比较结果在保持模式下被 由 乃 和 r4组成的闩快速 A／D转换器是连接 自然界模拟信号与数字系统的接 口， 锁存到逻辑状态．闩锁比较器利用数字技术中触发器的正反 其性能往往直接受 内部大量集成的电压 比较器性能的影响． 馈能够有效地增加开环增益 ，提高比较的性能．然而 ，触发器 7o年代末。J．P．Peterson首次提出采用时钟触发 的闩锁 比较器 用于锁存连续模拟信号时会 引起 比较器 的失效性 同题 ，即指 结构…，并 以此构成了世界上第一块单片集成 8-位并行 A／D 由于输入模拟信号太小以致在保持周期结束时比较器尚未能 转换器 ．进人八十年代 以后 ，数字集成技术和视频技术 的应用 达到逻辑状态 ，而是处于一个所谓 的逻辑不确定状态 (MSS) 与发展极大地促进 了接 口电路的研究 ，因此对高速集成 电压 的现象．译码逻辑 电路在该状态下输 出码不唯一，会 出现错 比较器的研究被受关注 ． 码 ，这将直接导致A／D转换器 的量化误差 ．由于 MS$的数 目 本文的工作是作者在研制一