第六篇 Verilog HDL高级程序设计举例.pptVIP

下载本文档

5
0
约4.21万字
约 80页
2017-05-30 发布于福建
举报
版权申诉

第六篇 Verilog HDL高级程序设计举例.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

* * Microelectronics School Xidian University wire [DATA_WIDTH-1:0] x1,y1,z1; wire [DATA_WIDTH-1:0] x2,y2,z2; wire [DATA_WIDTH-1:0] x3,y3,z3; wire [DATA_WIDTH-1:0] x4,y4,z4; wire [DATA_WIDTH-1:0] x5,y5,z5; wire [DATA_WIDTH-1:0] x6,y6,z6; wire [DATA_WIDTH-1:0] x7,y7,z7; reg [1:0] quadrant[PIPELINE:0]; integer i; //get real quadrant and map to first quadrant always@(posedge clk or negedge rst_n) begin if(!rst_n) phase_in_reg=8b0000_0000; else if(ena) begin case(phase_in[7:6]) 2b00:phase_in_reg=phase_in; 2b01:phase_in_reg=phase_in-8h40; //-pi/2 2b10:phase_in_reg=phase_in-8h80; //-pi * * Microelectronics School Xidian University 2b11:phase_in_reg=phase_in-8hc0; //-3pi/2 default:; endcase end end //define initial constant x=0.60725,y=0; always@(posedge clk or negedge rst_n) begin if(!rst_n) begin x0=8b0000_0000; y0=8b0000_0000; z0=8b0000_0000; end else if(ena) begin x0=8h4D; y0=8h00; z0=phase_in_reg; end end * * Microelectronics School Xidian University lteration #(8,0,8h20)u1(.clk(clk),.rst_n(rst_n),.ena(ena), .x0(x0),.y0(y0),.z0(z0),.x1(x1),.y1(y1),.z1(z1)); lteration #(8,1,8h12)u2(.clk(clk),.rst_n(rst_n),.ena(ena), .x0(x1),.y0(y1),.z0(z1),.x1(x2),.y1(y2),.z1(z2)); lteration #(8,2,8h09)u3(.clk(clk),.rst_n(rst_n),.ena(ena), .x0(x2),.y0(y2),.z0(z2),.x1(x3),.y1(y3),.z1(z3)); lteration #(8,3,8h04)u4(.clk(clk),.rst_n(rst_n),.ena(ena), .x0(x3),.y0(y3),.z0(z3),.x1(x4),.y1(y4),.z1(z4)); lteration #(8,4,8h02)u5(.clk(clk),.rst_n(rst_n),.ena(ena),