用DSP进行语音压缩的一个开发实例(PCI总线).ppt

深圳市中兴通讯股份有限公司 介绍内容 课题来源 总体描述 PCI总线介绍 数字信号处理器 语音压缩算法 硬件设计 软件设计 总结 感谢 总体描述（一） 总体描述（二） PCI总线介绍 PCI总线的发展背景 PCI总线的工作原理 PCI专用桥芯片PCI2040 PCI总线的发展背景 ISA总线 微处理器的高速与总线的低速不同步，造成数据I/O的瓶颈 1993年，INTEL提出PCI局部总线，与ISA，EISA兼容 独特的中间缓冲器设计，独立于CPU和时钟频率，PCI总线上的设备通过PCI桥与CPU相连 PCI总线的特点 总线宽度32位，可扩展到64位 支持猝发成组工作方式，可提高传送速度 总线的工作频率为33MHz，PCI2.0达66MHz 数据传送速率高达132MHz——264MHz 对PCI扩展卡支持自动配置，实现即插即用 实现触发级的中断，可支持中断共享 PCI总线的工作原理 定义了三种物理地址空间 配置空间有256字节，其中预定义头区域为64字节，任何PCI设备都必须支持 定义了两种配置机制 配置机制1中，通过两个双字I/O地址来对配置空间进行操作。CF8H为地址寄存器，CFCH为数据寄存器 专用桥芯片PCI2040（一） TI公司生产的，DSP与PCI总线的桥芯片 在PCI口与PCI总线无缝连接 在HPI口与DSP的HPI口无缝连接 在HPI口可带四片DSP 3.3V内核电压，与PCI总线上的3.3V兼容 专用桥芯片PCI2040（二） 地址数据线AD14和AD13映射到HCS0—HCS4，以选择DSP 地址数据线AD12和AD11映射到HCNTL0和HCNTL1，以选择寄存器。HPI口有三个寄存器：HPIC，HPIA和HPID。被映射到存储器空间或I/O空间。映射地址放在PCI配置空间的存储器或I/O基地址寄存器中 PCI2040通过访问这三个寄存器来实现对DSP的控制 数字信号处理器 TMS320VC5402的特点 bootloader HPI接口与操作 ‘C5402的特点（一） 增强型哈佛结构，一个程序总线，三个独立的数据总线 40bit的算术逻辑单元ALU 可寻址的程序空间达1Mx16bit 4Kx16bit片内ROM 16Kx16bit双口片内RAM ‘C5402的特点（二） 片内外设：软件可编程等待状态发生器；片内锁相环时钟发生器；两个多通道缓冲串口；增强型8bit并行HPI口；两个16bit定时器；六通道DMA控制器 节电模式IDLE1，IDLE2，IDLE3做功耗控制 单周期定点指令（100MIPS）执行时间为10ns Bootloader（一） 固化在DSP的ROM中的程序 Bootloader（二） HPI模式 加电复位后，bootloader将0x7F清零，向主机发中断请求(HINT)，得到响应后始终检测0x7F的值。将变化后的值作为导入程序的执行起始地址 HPI接口与操作 增强型的HPI口，可访问所有片内RAM 八位数据线，与主机通讯的数据由两个连续的字节组成，由HBIL引脚指示传输的数据是否为第一个字节 地址自动增加方式 语音压缩算法 当前压缩算法介绍 压缩技术 ADPCM工作原理 当前压缩算法介绍 压缩技术 波形编码：直接对语音时域或频域波形样值进行编码。PCM，ADPCM，SBC，ATC 参数编码：对人类语音的生成模型的参数进行编码。 混合编码：结合波形编码和参数编码。MPLPC，RPE/LTP，CELP，VSELP 可变速率编码：G.727嵌入式编码 无失真编码。霍夫曼编码 ADPCM工作原理 自适应地改变量化幅值 确定好量化幅度的最大值和最小值 硬件设计 软件设计 主程序（C语言） 语音压缩算法（C54x汇编语言） 语音解压算法（C语言） 主程序流程 DSP程序流程 总结 取得的成果 需改进的地方 取得的成果 实现了32路录音通道 完成了24K的ADPCM压缩，音质清晰，几乎没有杂音 硬件实现上采用了较新的数字信号处理器，并考虑了将来的可扩展性 基于PCI总线的设计，使得产品可广泛应用 需改进的地方 可实现256路录音通道，只需多接几片MT8920，DSP轮流取数据即可 软件设计上只编写了DOS下的程序，还要将其改为WINDOWS下的程序 基于PCI总线的语音信号处理系统 硕士研究生论文答辩 串/并 DSP PCI桥 PCI总线 CPLD PCM HPI模式 并行导入模式 标准串行导入模式 八位串行EEPROM模式 I/O导入模式 + x 量化 编码 解码 增益自适应 自适应预测 信道 输入 + MT8920 TMS320VC5402 PCI2040 PCI BUS XC9572 50MHz TPS73HD318 JTAG 1