JTAG的原理及应用设计.pdfVIP

注：此文已发表在《电子技术》2001年10月。 边界扫描测试JTAG的原理及应用设计 中国科学技术大学近代物理系快电子学实验室（合肥230027 ） 宋克柱 杨小军 王砚方 摘要：本文介绍了边界扫描测试的原理，分析了 JTAG 控制器的逻辑状态，并给出了 JTAG 测试具体应用的VHDL 原代码和逻辑仿真波形。利用JTAG 接口可以方便地进行复杂IC 芯片 连接的故障定位，灵活控制IC 芯片进入特定的功能模式等。 关键词：边界扫描测试、JTAG控制、状态机、可编程逻辑器件 The principle of Boundary-scan testing and its application design Song Kezhu Yang Xiaojun Wang Yanfang Modern physics Dept. of University of science technology of China ，Hefei, 230027 Abstract: This paper introduces the principle of boundary-scan testing , analyzes the logic state of JTAG controller. It also presents the VHDL code and logic simulation wave for a specific application of JTAG testing. Using JTAG interface , we can locate the failure position of a complex IC chip conveniently , and control the IC chip into some particular modes flexibly. Keywords: boundary-scan testing, JTAG controlling, state-machine, programmable logic device 1．概述 在现代电子应用系统中，印刷电路板PCB 越来越复杂，多层板的设计越来越普遍，大量 使用各种表贴元件、BGA （Ball Grid Array ）封装元件，元器件的管脚数和管脚密度不断提高， 使用万用表、示波器测试芯片的传统“探针”方法已不能满足要求。在这种背景下，早在80 年代，联合测试行动组（Joint Test Action Group ，简称 JTAG ）起草了边界扫描测试 （Boundary-Scan Testing，简写BST ）规范，后来在1990 年被批准为IEEE std 1149.1- 1990 标 准，简称JTAG 标准。 边界扫描测试有两大优点：一个是方便芯片的故障定位，迅速准确地测试两个芯片管脚 的连接是否可靠，提高测试检验效率；另一个是，具有JTAG 接口的芯片，内置一些预先定 义好的功能模式，通过边界扫描通道来使芯片处于某个特定的功能模式，以提高系统控制的 灵活性和方便系统设计。 现在，所有复杂的IC 芯片几乎都具有JTAG 控制接口，JTAG 控制逻辑简单方便，易于 实现。本文首先介绍边界扫描测试的原理，再具体分析Intel 21154 芯片的JTAG 控制器的设 计步骤，给出VHDL 代码和逻辑时序波形。 2 ．JTAG 测试原理 边界扫描测试是通过在芯片的每个I/O 脚附加一个边界扫描单元（BSC，Boundary Scan Cell）以及一些附加的测试控制逻辑实现的，BSC 主要是由寄存器组成的。每个I/O 管脚都有 一个BSC，每个BSC 有两个数据通道：一个是测试数据通道，测试数据输入TDI （Test Data Input ）、测试数据输出TDO （Test Data Output ）；另一个是正常数据通道，正常数据输入NDI （Normal Data Input ）、正常数据输出NDO （Normal Data Output ）。如图1 所示。