第二章 8088及后续CPU.pptVIP

第二章 16/32位微处理器 2.1 8086/88 处理器 2.1.1 8086/88 CPU的特点 1.建立指令队列 一般处理器指令执行过程 8088处理器指令执行过程 8080/8085 取指令和执行指令串行进行，操作无重叠（无并行性）。 8086由EU与BIU两个独立的功能部件组成，它们的操作有并行性。 操作的并行性是一个非常重要的思想，为以后CPU的发展提供了思路。 8086/8088微处理器:40条引线双列直插(DIP)封装。 8086/8088微处理器引线是对外前端总线及专用信号引线。 8086/8088微处理器引线，在逻辑上可分为3类：地址总线信号、数据总线信号、控制总线信号。还有一些专用信号：电源、地、时钟。 8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号,解决引线不够问题。 1 基本（共用）引脚信号 AD7～AD0（I/O,三态）：地址/数据分时复用引脚。 A8 ～A15 （O,三态）：地址引脚。 A19/S6 ～ A16/S3（O,三态）：地址/状态分时复用引脚。 BHE# /S7 （O,三态）:高字节允许/状态复用引脚 NMI（In）：非屏蔽中断请求线，上升边触发。 2 最小模式下的有关控制信号 INTA# (O) :最小模式下的中断响应信号。 ALE (O) :地址锁存允许信号 DEN# (O,三态) ：数据总线缓冲器允许信号 DT/R# (O,三态) ：数据总线缓冲器方向控制信号。 M/IO# (O,三态) ：存储器或I/O接口选择信号 WR# (O,三态) ：写命令信号 HOLD (In) : 总线请求信号 HLDA (O) :总线请求响应信号 SS0#:状态输出线 3 最大模式下的有关控制信号 QS1、QS0 (O) :指令队列状态信号。表明8086当前指令队列的状态。 S2# ,S1# ,S0# (O,三态) :最大模式总线周期状态信号。作为总线控制器8288的输入信号，8288输出各种控制信号。 LOCK# (O,三态) :总线封锁信号。信号有效时不允许其他主控部件占用总线 RQ#/GT#0, RQ#/GT#1 (I/O) :最大模式总线请求/总线响应信号，每条引线作为输入时是总线请求RQ信号，每条引线作为输出时是总线请求响应GT信号。  8086微处理器逻辑框图：分EU与BIU两部分：(1) 执行部件（EU）:由ALU、通用寄存器组、状态寄存器及操作控制器电路组成 (2) 总线接口部件(BIU):由专用寄存器、指令队列缓冲器、地址加法器等功能部件组成。形成对外总线，与存储器、I/O接口电路进行数据传输 (3) EU 与 BIU的流水线操作： EU 与 BIU可独立工作，BIU在保证EU与片外传送操作数前提下，可进行指令预取，与EU可重叠操作。  2.1.5 存储器寻址 1.物理地址的形成： 物理地址=段基址*16+段内偏移地址 PC启动地址=CS*16+IP =FFFF0H+0000H = FFFF0H 2.段寄存器的使用 CS:IP 代码段 SS:SP 堆栈段 DS:BX 数据段 2. 总线周期的组成： 8086的基本总线周期为4个时钟周期，每个时钟周期间隔称为一个T状态。 AD复用总线操作 T1 状态：在地址/数据复用总线（A/D）上传送RAM或I/O地址。 T2 状态： 读总线周期为接收数据做准备。 写总线周期形成待写的数据。 AD复用总线操作 T3, T4状态:无论读或写总线周期，AD总线上均为数据。 Tw: 当RAM或I/O接口速度不够时，T3与 T4 之间可插入等待状态 Tw 。 8086总线同步操作 T1周期 :ALE 信号 有效，同时AD复用总线上地址信息有效。 T3、T4周期:DEN信号 有效,同时AD复用总线上数据信息有效。 T3 上升沿检测READY信号是否有效，无效时在T3与T4间插入等待状态Tw。 2.1.7 系统总线的形成 2.2.1 几种常用的芯片 1、带有三态输出的锁存器 2、单向三态门驱动器 3、双向三态门驱动器 最大最小工作模式区别 2.2.4 PC/XT总线形成 ?锁存器