计算机系统结构 第7节.ppt

计算机系统结构设计中关键的问题之一 ： 如何以合理的价格，设计容量和速度都满足计 算机系统要求的存储器系统？ 人们对这三个指标的要求 容量大、速度快、价格低 三个要求是相互矛盾的 速度越快，每位价格就越高； 容量越大，每位价格就越低； 容量越大，速度越慢。 7.1 存储系统的基本知识 解决方法：采用多种存储器技术，构成多级存储层次结构。 程序访问的局部性原理：对于绝大多数程序来说，程序所访问的指令和数据在地址上不是均匀分布的，而是相对簇聚的。 (局部性原理) 程序访问的局部性包含两个方面 时间局部性：程序马上将要用到的信息很可能就是现在正在使用的信息。 空间局部性：程序马上将要用到的信息很可能与现在正在使用的信息在存储空间上是相邻的。 7.1 存储系统的基本知识 存储系统的多级层次结构 演示Ⅰ 演示Ⅱ 7.1 存储系统的基本知识 假设第i个存储器Mi的访问时间为Ti，容量为Si，平均每位价格为Ci，则 访问时间： T1 T2 … Tn 容量： S1 S2 … Sn 平均每位价格：C1 C2 … Cn 整个存储系统要达到的目标：从CPU来看，该存储系统的速度接近于M1的，而容量和每位价格都接近于Mn的。 存储器越靠近CPU，则CPU对它的访问频度越高，而且最好大多数的访问都能在M1完成。 7.1 存储系统的基本知识 下面仅考虑由M1和M2构成的两级存储层次： M1的参数：S1，T1，C1 M2的参数：S2，T2，C2 7.1 存储系统的基本知识 存储容量S 一般来说，整个存储系统的容量即是第二级存储器M2的容量，即S=S2。 每位价格C 当S1S2时，C≈C2。 7.1 存储系统的基本知识 命中率H 和不命中率F 命中率：CPU访问存储系统时，在M1中找到所需信息的概率。 N1 ── 访问M1的次数 N2 ── 访问M2的次数 不命中率 ：F＝1－H 7.1 存储系统的基本知识 平均访问时间TA TA ＝ HT1＋（1－H）（T1＋TM） ＝ T1＋（1－H）TM 或 TA ＝ T1＋FTM 分两种情况来考虑CPU的一次访存： 当命中时，访问时间即为T1（命中时间） 当不命中时，情况比较复杂。 不命中时的访问时间为：T2＋TB＋T1＝T1＋TM TM ＝T2＋TB 不命中开销TM：从向M2发出访问请求到把整个数据块调入M1中所需的时间。 传送一个信息块所需的时间为TB。 7.1 存储系统的基本知识 三级存储系统 Cache（高速缓冲存储器） 主存储器 磁盘存储器（辅存） 可以看成是由“Cache—主存”层次和“主存—辅存”层次构成的系统。 7.1 存储系统的基本知识 从主存的角度来看 “Cache－主存”层次：弥补主存速度的不足 “主存－辅存”层次： 弥补主存容量的不足 “Cache—主存”层次 主存与CPU的速度差距 “Cache - 主存”层次 “主存－辅存”层次 7.1 存储系统的基本知识 7.1 存储系统的基本知识 7.1 存储系统的基本知识 7.1 存储系统的基本知识 当把一个块调入高一层(靠近CPU)存储器时，可以放在哪些位置上? （映象规则） 当所要访问的块在高一层存储器中时，如何找到该块? （查找算法） 当发生不命中时，应替换哪一块？ （替换算法） 当进行写访问时，应进行哪些操作? （写策略） 存储空间分割与地址计算 Cache和主存分块 Cache是按块进行管理的。Cache和主存均被分割成大小相同的块。信息以块为单位调入Cache。 主存块地址（块号）用于查找该块在Cache中的位置。 块内位移用于确定所访问的数据在该块中的位置。 Cache的基本工作原理示意图 7.2 Cache基本知识 7.2 Cache基本知识 7.2 Cache基本知识 直接映象 直接映象：主存中的每一块只能被放置到Cache中唯一的一个位置。　　　　举例 　　　　（循环分配） 对比：阅览室位置 ── 只有一个位置可以坐 特点：空间利用率最低，冲突概率最高， 　　　　 实现最简单。 对于主存的第i 块，若它映象到Cache的第j 块，则: 　　　　 j＝i mod (M ) （M为Cache的块数） 7.2 Cache基本知识 设M=2m，则当表示为二进制数时，j实际上就是i的低m位: 7.2 Cache基本知识 组相联映象 组相联：主存中的每一块可以被放置到Cache中唯一的一个组中的任何一个位置。 举例 组相