可编程逻辑器件 —时序逻辑电路.pptVIP

下载本文档

8
0
约小于1千字
约 11页
2017-06-06 发布于上海
举报
版权申诉

可编程逻辑器件 —时序逻辑电路.ppt

1、本文档共11页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

可编程逻辑器件 —时序逻辑电路

试验箱LED电路图试验箱数码管电路图数码管管脚可编程逻辑器件 —时序逻辑电路实验目的（1）了解时序逻辑电路的设计方法（2）掌握集成计数器的级联方法（3）掌握Quartus II软件中使用文本输入法和原理图输入法进行电路设计和仿真预习要求（1）熟悉中规模集成芯片74161的引脚排列和逻辑功能（2）熟悉可编程时序逻辑设计的基本方法实验内容利用VHDL语言编程实现60进制计数器的时序逻辑功能，进行软件仿真和硬件测试。报告要求 1）VHDL描述74161的程序 2）仿真波形附录：Quartus II使用 1、file/new建VHDL文本文件，保存的同时新建一个工程，该工程名要和文件中的实体名相一致。 2、Start compilation开始编译 3、在file下新建波形文件用于仿真。Insert/insert node or bus/node find/list把端口全部导入波形图中，保存波形文件。点击 Start simulation,得结果。思考输入的不同进制如何切换？ 4、管脚锁定。输入输出端口配上实验板上FPGA的引脚，这是下载程序到实验板上的关键。芯片选择：EP3C16Q240C8 思考：在做仿真时，Quartus提供了哪二种仿真？这二种仿真的区别，以及如何调用这二种仿真？管脚锁定部件名称 LED1 LED2 LED3 LED4 引脚名称 Pin_237 Pin_238 Pin_239 Pin_240 部件名称 LED5 LED6 LED7 LED8 引脚名称 Pin_4 Pin_5 Pin_6 Pin_9 部件名称 CLK1 CLK2 CLK3 CLK4 引脚名称 Pin_31 Pin_33 Pin_210 Pin_212 CLK1,CLK2: 50MHz CLK3,CLK4: 20MHz