基于cycloneEP1C6LED大屏设计方案.PDFVIP

基于cyclone EP1C6 的LED大屏设计方案 摘 要：介绍了一种基于FPGA 的LED 大屏设计方案，采用自顶向下的设计思想，设计了基于 FPGA的双口RAM 和扫描 控制电路，解决了传统LED 大屏设计中，控制系统复杂﹑可靠性差的问题。 关键词：单片机，FPGA， LED 大屏幕,双口RAM 目前采用的LED 大屏幕显示系统的控制电路，大多由单个或多个CPU 及复杂的外围电路组成，这种电路设计，单片机编程比较 复杂，整个电路的调试比较麻烦，可靠性和实时性很难得到保证。针对这种情况，介绍一种基于 CYCLONE EP1C6 的LED 大屏幕 设计方案,该设计方案无须外挂 FLASH ROM 和RAM，无须任何外部功能电路，所有功能均由一片 CYCLONE EP1C6 和一片单片机 SPCE061A 来实现，具有数据处理速度快、可靠性高的特点。其中FPGA 内部双口RAM 的运用，为不同总线间的数据通信提供了一 个新的解决方案。 1 系统结构及功能概述 设计对象是一块具有192×128 个红色LED 点阵的电子屏。整块电子屏是模块化的结构，每4 个16×16 的点阵块为一 个单元，共3×8 个这样的单元。屏上要求连续显示5 屏内容，且每屏具有上下左右移动等动画效果，实际应用中主控制室距离 电子屏约为200 米。结合设计对象的要求和大屏幕设计的特点，系统结构框图如图1 所示。 图1 系统框图 LED 大屏设计系统由三个主要单元组成：上位机图象/文字编辑与发送部分单元、主控板单元、LED 电子屏。系统上位机由一台 PC 机来控制，主要是编辑、发送图象/文字信息到主控板，而主控板对这些数据进行处理后发送到大屏幕上显示出来。 2 系统硬件设计 系统硬件设计主要是对主控板的设计，主控板的主要功能包括：数据通讯、数据存储、数据处理、扫描控制等。传统 LED 大屏设计由作为数据存储器的 FLASH ROM 和数据处理缓存器的RAM、CPU 和可编程逻辑器件FPGA/CPLD、作为数据扫描缓冲 区的RAM 组成，其结构如图2 所示。 图2 传统LED大屏设计主控板结构图 传统主控板硬件设计需要较多的外围器件（有的设计中还不止一个CPU和CPLD），不仅硬件结构和连线复杂，而且设计成本较 高。此外，由于LED 大屏幕数据量很大，各个分立存储器之间、单片机与FPGA/CPLD 之前数据实时可靠的传输也是一个问题。 为解决这些问题，主控板硬件电路的设计选用一片凌阳单片机SPCE061A和一片FPGA CYCLONE EP1C6，其结构框图如图3 所示。 图3 基于CYCLONE EP1C6 的主控板结构图 2.1 CYCLONE EP1C6 和SPCE061A 简介 CYCLONE EP1C6 是Altera推出的一款高性价比FPGA，工作电压 3.3V，内核电压1.5V。采用0.13μm 工艺技术，全铜 SRAM 工艺，其密度为5980 个逻辑单元，包含20 个128×36 位的RAM块（M4K 模块），总的RAM 空间达到92160 位。内嵌2个 [3] 锁相环电路和一个用于连接 SDRAM 的特定双数据率接口，工作频率高达200MHz 。 SPCE061A 是凌阳科技推出的一款16 位微控制器，内嵌32K 字 FLASH 和2K 字SRAM，并集成了ICE 仿真电路接口﹑通用I/O端口 ﹑定时器/计数器﹑中断控制﹑CPU时钟﹑模数转换器A/D﹑DAC 输出﹑通用异步串行输入输出接口、串行输入输出接口﹑低电压 检测/低电压复位﹑看门狗等功能。CPU 最高可工作在 49MHZ 的主频下，较高的处理速度使SPCE061A