EDA第5章verilogHDL语法规范课案.pptx

第5章 Verilog HDL语言规范;Verilog HDL程序结构;Module 模块名（端口列表） endmodule;Verilog HDL程序结构;Verilog HDL程序结构;Verilog HDL程序结构--模块声明;Verilog HDL程序结构--模块引用;Verilog HDL程序结构--端口定义;Verilog HDL程序结构--端口定义;Verilog HDL程序结构--端口定义;Verilog HDL程序结构--端口定义;Verilog HDL程序结构--端口定义;Verilog HDL程序结构--端口定义;Verilog HDL程序结构--端口定义;Verilog HDL程序结构--逻辑功能定义;Verilog HDL程序结构--逻辑功能定义;Verilog HDL程序结构--逻辑功能定义;Verilog HDL程序结构--逻辑功能定义;Verilog HDL程序结构--逻辑功能定义;Verilog HDL程序结构--逻辑功能定义;Verilog HDL程序结构--逻辑功能定义;Verilog HDL语言设计规范;Verilog HDL描述方式;Verilog HDL描述方式;Verilog HDL描述方式--行为级描述;Verilog HDL描述方式--行为级描述;Verilog HDL描述方式--行为级描述;