w2 微处理器和其体系结构.ppt

第二章 8086/8088微处理器及其体系结构 一、8086/8088CPU的编程结构 二、8086/8088的存储器组织 三、8086/8088的I/0组织 四、8086/8088CPU的引脚功能和工作方式 五、8086/8088的操作及其时序 作业 一、8086/8088CPU的编程结构 1、8086/8088CPU的内部结构 2、8086/8088CPU的寄存器结构 二、8086/8088的存储器组织 1、存储器组织 2、存储器的分段和物理地址的形成 三、8086/8088的I/0组织 由于I/O设备的工作速度远远低于CPU，所以I/O设备不能直接和CPU总线相连，必须通过I/O接口芯片。 每个I/O接口芯片都有一个或几个端口，一个端口对应一个I/O地址，就象存储单元地址一样。 8086/8088设有输入指令IN和输出指令OUT用于访问I/O端口。 四、8086/8088CPU的引脚功能和工作方式 8086/8088CPU是采用40条引脚DIP（双列直插式）封装。 1、8086/8088CPU两种工作方式 2 、两种工作方式的公用引脚 3、最小工作方式引脚 4、最大工作方式引脚 CPU工作方式 1、最小工作方式 系统中只有一个微处理器8088（或8086），所有的总线控制信号都直接由8088（或8086）产生，这种方式适合较小规模的应用。 2、最大工作方式 系统中可以只有一个处理器，也可以有两个或以上的微处理器，其中一个作为主处理器，其他作为后援处理器，用来协助主处理器处理某些方面的工作，这种方式是在需要8088构成中等或较大系统。 五、8086/8088的操作及其时序 1、时钟周期（Clock Cycle） 8086/8088CPU的所有操作均是在时钟脉冲CLK的统一控制下进行的。由外部的一片8284A芯片提供； 若时钟频率为5MHz（也称主频），则时钟周期或一个T状态是200ns。 2、指令周期 执行一条CPU指令所需的时间，称为一个指令周期。 一个指令周期是由若干个总线周期组成。 五、8086/8088的操作及其时序 3、总线周期（Bus Cycle） CPU执行指令过程中，执行访问存储器或I/O端口的操作都统一交给BIU的外部总线完成，进行一次访问（存取一个字节）所需的时间称为一个总线周期（分“读”和“写”） 。 一个基本的总线周期有四个T状态组成。 在第一个T状态（ T1 ）CPU发送20位地址，并产生地址锁存信号，把地址装入地址锁存器； 五、8086/8088的操作及其时序 3、总线周期（Bus Cycle） 在第二个T状态（ T2 ），CPU从总线上撤销地址，并将总线低16位输出设置成高阻，为读入数据作准备，或在低16位总线上送出写数据，准备进行写操作。 在总线的高4位，输出总线周期状态（ S6——S3 ），这些状态信息主要用于诊断监视。 五、8086/8088的操作及其时序 3、总线周期（Bus Cycle） 在T3状态，CPU高4位继续提供状态信息；在低16位地址/数据线上，或者连续发出写数据，或者采样读入数据。 如果被选中的存储器或 I/O不能以CPU的最大传送速率传送数据，则该设备必须通知CPU“未准备好”，迫使CPU在T3状态后插入等待状态TW。 CPU在T3的上升沿采样READY信号，是低电平，就插入等待状态TW 。 五、8086/8088的操作及其时序 3、总线周期（Bus Cycle） 当选中的设备完成它的读写操作时，它就发出“准备就绪（READY）”信号，迫使CPU脱离TW状态并继续工作。 如果执行的总线周期是读周期，CPU则在最后一个等待状态的结束读取数据。 总线周期在T4状态结束，选中的设备在逻辑上与总线脱离。 五、8086/8088的操作及其时序 4、CPU时序 一个微机系统要完成各种任务，需要执行许多操作，这些操作也是在时钟周期的同步下，按时序一个状态一个状态地执行，这样，就构成了CPU的操作时序。 系统复位和启动操作；总线操作；中断操作；暂停操作；总线保持或总线请求/允许操作。 最小方式下的读总线周期 最小方式下的写总线周期 最小方式下的读总线周期 最小方式下的写总线周期 1、8086/8088CPU的内部结构