计算机网络第4章.pptVIP

几乎所有的处理机都利用流水线来使指令重叠并行执行，以达到提高性能的目的。这种指令之间存在的潜在并行性称为指令级并行。 （ILP：Instruction-Level Parallelism） 本章研究：如何通过各种可能的技术，获得更多的指令级并行性。 硬件＋软件技术 必须要硬件技术和软件技术互相配合，才能够最大限度地挖掘出程序中存在的指令级并行。 4.1 指令级并行 流水线处理机的实际CPI 理想流水线的CPI加上各类停顿的时钟周期数： CPI流水线 = CPI理想 + 停顿结构冲突 + 停顿数据冲突 + 停顿控制冲突 理想CPI是衡量流水线最高性能的一个指标。 IPC：Instructions Per Cycle （每个时钟周期完成的指令条数） 基本程序块 基本程序块：一段除了入口和出口以外不包含其他分支的线性代码段。 程序平均每5～7条指令就会有一个分支。 4.1 指令级并行 循环级并行：使一个循环中的不同循环体并行执行。 开发循环体中存在的并行性 最常见、最基本 是指令级并行研究的重点之一 例如，考虑下述语句： for （i=1； i=500； i=i＋1） a[i]=a[i]＋s； 每一次循环都可以与其他的循环重叠并行执行； 在每一次循环的内部，却没有任何的并行性。 4.1 指令