Cadence原理图库的制作与使用(二).docVIP

Cadence原理图库的制作及使用（二） 在上一节中，我们讲述了一种原理图库的制作方法：使用封装编辑器创建封装，然后生成符号。在本节内容当中，我们将要讲述另外一种制作方法：先创建符号，然后由符号得到封装。本节将要讲述另外一种方法：从符号得出封装。 根据前面章节叙述的内容首先创建一个库项目，进入如图5_33所示界面。 5_33 然后点击“File/Change Product”，进入如图5_34所示界面，选择“Allegro PCB Librarian 610（PCB Librarian Expert）”选项，点击确定，完成设计模块的选择。 5_34 单击图5_33中“Part Developer”，进入库设计软件界面，如图5_35所示。 5_35 选择File菜单中的New/Cell选项，出现如图5_36所示对话框。 5_36 有些元件有多个相同的功能组，需要创建单个功能组的符号和整个元件的符号以方便原理图设计，满足设计的不同需求。创建符号的方法如下：1、输入sizeable管脚并通过符号编辑器创建符号；2、创建封装；3、创建必要的通道；4、通过拷贝sym_1来创建sym_2；5、确定sym_2的SIZE属性并添加HAS_FIXED_SIZE 属性。 在“Cell”对应的空白栏处输入元件库的名称，自己可以随意写，但是最好用和芯片信息相关的名字，比如可以用元件型号命名，例如要制作74HC04的原理图元件库，在空白栏处输入74HC04，单击确定，出现如图5_37所示界面。 5_37 选择左边项目栏中的symbols选项，右键点击弹出如图5_38所示界面。 5_38 选择弹出菜单中的“New”选项，左键点击之后界面如图5_39所示。 5_39 在右边界面当中选择“symbol pins”选项卡，界面如图5_40所示。 5_40 左键点击“Pins”选项卡，弹出如图5_41 所示菜单。选择“Add”选项，打开如图5_42所示界面。 5_41 5_42 在该例子中，我们选择【Sizeable】单选框，74HC04芯片有一个输入管脚A，一个输出管脚Y，共有六个slots。选择【Sizeable】单选框，在【Base Name】栏输入“A”，在【Type】下拉菜单中选择“INPUT”，单击Add进行添加。接下来在【Bus Name】中输入“Y”，在【Type】下拉菜单中选择“OUTPUT”，单击Add进行添加。点击“Ok”，界面如图5_43所示。 5_43 右键单击【sym_1】，在弹出的菜单中选择【Generate Package】命令，界面如图5_44所示。 5_44 单击“Package Pin”，界面如图5_45所示。 5_45 单击“Function/Slots”按钮，弹出【Edit Function】对话框，因为元件有六个通道，所以单击“Add”按钮5次，添加完成之后点击“Ok”退出【Edit Function】对话框。 接下来进行管脚映射，映射完成之后如图5_46所示。 5_46 右键单击【sym_1】，在弹出的菜单中选择【Copy】命令，然后右键单击【Symbols】，在弹出的菜单中选择【Paste】命令，创建了符号sym_2，如图5_47所示。 5_47 单击【sym_2】，在符号窗口显示sym_2的管脚和符号。双击【Name】栏的管脚名称，将“ASIZE-1..0”改为“A5..0”，将“YSIZE-1..0”改为“Y5..0”，如图5_48所示。 5_48 保存设计，基本步骤完成，下面也是进行symbol的调整，和前面先创建封装后创建符号的方法一样，不在赘述。 设置Part Developer 通过Part Developer的【Tools】/【Setup】命令可以实现如下设置： 1、可以制定Part Developer用户界面的值，比如指定符号文字在符号中的角度、颜色、高度等。 2、设置管脚名后缀低有效字符。 3、确定用于split parts的属性。 4、指定加到符号、封装、符号管脚和封装管脚上的属性。 5、确定添加向量管脚是以扩展的形式还是以折叠的形式。 6、确定符号和封装管脚的位置、负载值和类型。 打开Part Developer界面，选择【Tools】/【Setup】命令，启动【Setup】对话框，如图5_49所示。对话框图形界面分为领个窗口，左边的窗口显示的是类似于资源管理器的树状视图，右边的窗口显示的是可以设置的选项。 5_49 设置缺省的低有效管脚符号和split元件属性 单击【Setup】根节点，查看在【Setup】根节点提供的是指定低有效字符和split元件的缺省属性，如图5_49所示。 1、【Low Assertion Character】 此栏设置是Part Developer判断低有效管脚是以