7半导体存储器和可编程逻辑器件.pptVIP

　CPLD和FPGA 的开发 * 与门和或门的表示方法 （a）与门 （b）输出恒等于0的与门 （c）或门 （d）互补输出的缓冲器 （e）三态输出的缓冲器 （f）由编程数据控制的数据选择器 F１ ＝ A ′B ＋ AB ′ F２ ＝ A ′B ′＋ AB F３ ＝ AB PAL（可编程阵列逻辑 Programmable Array Logic） 20世纪70年代末美国的单片存储器公司MMI率先推出PAL。 采用双极型熔丝工艺，只能编程一次； 由可编程的与门阵列、固定的或门阵列和输出电路组成； 具有多种输出结构。 PAL的基本电路结构 A D 未编程： 编程后： PAL的多种输出结构 根据PAL器件输出电路结构和反馈方式的不同，可将它们分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等。 （一）专用输出结构 具有互补输出的专用输出结构 （二）可编程输入/输出（可编程I/O）结构 PAL的可编程输入/输出结构 （三）寄存器输出结构 通过反馈建立起Qn与Qn+1之间的逻辑关系。 （四）带有异或门的输出结构（1） 可编程输入端XOR控制输出极性 XOR = 0，Y与S同相； XOR = 1，Y与S反相； （四）异或输出结构（2） 在寄存器输出结构基础上增加异或门实现输出极性可控。 B=1， D1与A反相 1 0 0 1 1 1 B=0， D1与A同相 0 1 0 0 1 0 说明 D1 A B A B （五）运算选通反馈结构 在异或输出结构基础上增加一组反馈逻辑电路，从而产生（A+B）、（A+B’）、（A’+B）、（A’+B’）4个反馈量。 GAL（通用阵列逻辑(General Array Logic） 1985年，LATTICE公司在PAL结构基础上生产出的新一代可编程逻辑器件。 采用E2 CMOS工艺，可电擦除；使用电子标签技术对器件的编程资料进行管理。 由可编程的与门阵列、固定的或门阵列和输出电路组成。 每个输出位线上都具有相同的可编程输出结构——输出逻辑宏单元（OLMC）；采用结构控制字方式，实现OLMC输出组态配置。 GAL的电路结构（以GAL16V8为例） 8个输入数据缓冲器 8个反馈缓冲器 8个输出三态缓冲器 1个时钟输入缓冲器 1个输出使能缓冲器 8个OLMC 32行×64位的与阵列 可编程的与阵列 1个OLMC内有1个或门 编程单元 9.4.2 GAL的输出逻辑宏单元(OLMC) D触发器—存储异或门的输出信号 乘积项多路开关（2选1）—AC0·AC1(n) =1，选中“地”； AC0·AC1(n) =0，选中“第1个与项” AC0、AC1 (n) 、XOR(n)、 AC1 (m)均为结构控制字中的一位数据，通过对结构控制字编程，可以设定OLMC的工作模式。 输出多路开关（2选1）—AC0+AC1(n) =1，选中“Q端”； AC0+AC1(n) =0，选中“异或门输出” 三态多路开关（4选1）—用来从VCC、地、OE、第一与项中选择1个作三态使能 反馈多路开关—用于从寄存器Q端、本级输出、邻级输出、地电平中选择一个作反馈缓冲器的输入信号 Q端信号 本级输出端 邻级输出 地电平 寄存器Q 本级输出 邻级输出 地电平 1 0 － 1 1 － 0 － 1 0 － 0 反馈缓冲器输入端信号来源 FMUX输入信号 AC0 AC1(n) AC1(m) 至另一个邻级 OLMC的5种工作模式 结构控制字中的SYN、AC0、AC1(n)、XOR(n)的状态指定了OLMC的工作模式。 SYN AC0 AC1(n) XOR(n) 工作模式 SYN AC0 AC1(n) XOR(n) 工作模式 1 0 1 / 专用输入 1 0 0 0 专用组合输出 0 1 1 0 时序电路中的组合输出 1 1 1 1 1 0 反馈组合输出 0 1 0 0 寄存器输出 1 1 专用输入模式 专用组合输出模式 反馈组合输出模式 时序电路中的组合输出模式 寄存器输出模式 只要给GAL写入不同的结构控制字， 就可以得到不同模式的输出电路结构。 5 CPLD和FPGA（复杂可编程逻辑器件Complex Programmable Logic Device和现场可编程门阵列Field Programmable Gate Array ） 由GAL发展而来的大