I2C通讯可能问题分析.docVIP

I2C 总线比较简单，可能的问题主要出在时序上，一般设计者即使忽略也不太会有麻烦，但是有几个指标一定要认真考虑： 1、总线驱动能力。上拉电阻和负载电容决定了总线在某一速率下的稳定性。当输出为高时，电流通过上拉电阻对负载电容充电。上拉越大，电容越大，所需要的时间就越长，如果超过了通信周期的10%，那么这个上升沿就太缓了，相应的建立时间会受到影响，I2C规范的最大负载电容是400pF，快速模式下是100pF。如果输出为低，电流通过上拉电阻被I2C master器件吸取，（注意根据I2C规范，最小只有3毫安的吸取电流）那么这个吸取电流在上拉电阻上的压降就决定了输出低电平能达到的范围，如果不能达到0.3VDD以下，就会有误采样。有人说加大上拉电阻是不妥当的，要具体分析吸取电流、负载电容、上拉电平和通信速率才能决定（普通模式和快速模式是不一样的）。 2。总线空闲时间（bus free time）。它的定义是从上一次通信的停止到下一次通信的开始的间隔时间。通常一些I2C器件的要求是4.7微秒，也有要20微秒的，比如某种激光器内嵌的PROM。对CPU来说，它往往是I2C的master 器件，由于运行速度很快，这个指标如果不注意的话就会达不到，导致I2C总线不响应。另外要注意的是CPU内部的I2C停止时刻标志位置位和硬件总线上的I2C停止标志（clock 为高时数据从低到高的跳变）时刻往往是不一致的。有的芯片有15-20个微秒的差别，所以要用示波器量出来为准。 3。总线保持时间。I2C的总线建立和保持与有的时序定义不一样。建立时间是指从数据跳变沿到时钟上升沿的间隔；而保持时间是指从时钟下降沿到数据下一个跳变沿的间隔。通常建立时间都能保证，保持时间一般为0纳秒。但是有的器件做不到，一般为900纳秒；还有的虽然宣称是0纳秒，时间也要近1微秒（比如说TI的某器件） 仅供参考！ a.完全不能进行读写: (1) 通信协议不正确：有很多的I2C设备，并不支持所有的I2C协议，同时也不是一个比较标准的I2C设备；软件的通信时序不正确。 （2）I2C设备地址不正确：有很多的I2C设备的地址是可以通过硬件设定的；也有器件资料提供的数据是错误的。 （3）I2C通信线上没有加上拉电阻：由于I2C的从设备的SDA，SCL的PIN是输出开漏的，所以必须加上拉电阻，同时根据I2C设备的数量上拉电阻的大小也会不同。从1K~10K以上，当然不能太大,也不能太小。 （4）I2C设备损坏：有时我们会经常遇到问题时总是认为我们自己在软件上是不是有问题，是不是电路上没有焊接好，实际上都不是，而是器件是坏的。 b.读写失败，不能正确的读写某个地址的数据：