并行计算机体系结构第一篇.ppt

1.6.1 并行随机存取机 在一台处理机数为n3/logn的PRAM上，用O(logn)时间完成两个n*n矩阵的乘法 首先假设最初处理机数n3个。 用n3个处理机完成n3个乘法，为了得到矩阵结果，我们需要将这些乘法结果中的每n个乘积项用n3个处理机相加。需要O(logn)。但是在进行加法运算的时候最多有n3 /2个处于忙绿状态 1.6.1 并行随机存取机 将处理机的数目将为n3/logn，则每个PE负责计算logn个乘积项并将它们求和。首先每个PE产生n/logn个部分和（本应该是n个部分和，但是没有求全），每一个部分和由logn次乘法和(logn-1)次加法完成。这样最后的加法能在log(n/logn)完成。所以执行时间为2logn-1+log(n/logn) 1.6.2 VLSI 复杂性模型 VLSI电路下届：用VLSI芯片执行并行算法时对存储器，I/O机通信设备设置一定的限制得到的。 AT2模型：其中A是用VLSI电路芯片完成给定运算的芯片面积，T为执行时间。设问题的规模为s。 则有 AT2=O(f(s)) A是芯片复杂性的度量，T是一个问题实例从加载输入到得到全部输出位置所需要的时间 1.6.2 VLSI 复杂性模型 芯片面积A的存储界限 许多计算在需要处理大型数据集时要受到存储器的限制，要在硅片上实现某种运算，如何密集地将信息安置在芯片上也会受到限制。计算对存储量的需求往往决定了芯片面积A的下限 芯片处理的信息总线可以看作是通过芯片面积的信息流。每一位流过芯片的一个单位面积。芯片面积实际上限制了存储在芯片上的位数 1.6.2 VLSI 复杂性模型 AT的I/O界限 AT代表了立方体的体积。当信息在T时间内通过芯片时，输入的位数不能超过此立方体的体积。AT可以反映I/O的界限 A相当于硅片上输入和输出地数据。最大的I/O就是由这个面积的大小决定的。T可以看做在基片上的计算时间。AT表示计算过程中通过芯片的信息总量 1.6.2 VLSI 复杂性模型 等分通信界限 ‘根’AT 主要指出芯片之间交换的最大信息量。也就是限定了计算的通信带宽。这就是AT2 * * 提问：五大功能部件都是什么？ 是主板、cpu、内存、硬盘、显卡、显示器、键盘、鼠标吗？ * 运算器、控制器、存储器通常是使用电子线路实现出来的，安装在一个金属机柜内或者印制电路板上，被称为计算机的主机。运算部件和控制部件，合称为中央处理器（CPU，center processing unit），又称其为计算机的处理机（processor）。输入设备和输出设备通常是使用精密机械装置和电子线路共同制作出来的，也可以合称为输入输出设备，又称其为计算机的外围设备。 * 说到这里，我们可以把计算机想象为一个加工处理数据的“工厂”，则数据运算部件就是数据加工车间，数据存储部件就是存放原材料、半成品和最终产品的库房，输入设备相当于运入原材料的运货卡车，输出设备相当于发出最终产品的运货卡车，控制部件则相当于承担领导指挥功能的厂长和各个职能办公室。在“领导”的正确指挥下，如果能够源源不断地取得原材料，工厂内又有存放的场所，车间能够对这些原材料进行指定的加工处理，加工后的产品可以畅通地运出去销售，则这个工厂（计算机）就纳入正常运行的轨道。 1.3.1提高微处理器性能的方法 指令的执行过程：从存储器取指令，译码，取操作数，控制相应功能部件进行规定操作，保存操作结果。 提高计算机的执行速度就要对程序执行过程中涉及的指令部件、存储部件和功能部件进行加速，平衡它们之间的性能。 防止指令流水线断流，提高存储器对指令和数据高带宽、低延迟的访问支持，减少功能部件的资源冲突。 1.3.1提高微处理器性能的方法 主要措施： （1）提高主频：提高性能的最直接的方法。可以通过细化流水线。增加流水级数实现。但是往往会受到存储性能的限制。 （2）多线程：可以隐藏访存延迟，是提高系统吞吐率的有效方法。 （3）2Bump技术：脉冲上升沿和下降沿都进行信息的传送和接受，将频率提高两倍 （4）提高IPC：每拍并行流出多条指令是标量处理器中多个功能部件并行工作 1.3.1提高微处理器性能的方法 主要措施： （4）提供IPC的方法：超标量、超流水、超长指令字 （5）合理分配软硬件功能：不经常使用的功能交由软件完成，经常使用的功能交由硬件完成。 （6）优化片内cache （7）加大通用存储器 （8）无序流出/乱序执行：不相关的指令中，后面的指令可以提前流出，提高IPC；无资源冲突的指令可以提前执行，减少功能部件和寄存器的空闲，提高计算速度。 1.3.1提高微处理器性能的方法 主要措施： （9）预取：指令中增加具有按时功能的指令，提示硬件提前执行加载指令，隐藏