L-Edit简明教程.ppt

* （9）连接pmos和nmos的漏极：由于反相器pmos和nmos的漏极是相连的，可利用Metal1将nmos与pmos的右边扩散区有接触点处相连接，绘制出Metal1宽为4个栅格、高为11个栅格，进行电气检查，没有错误，如图3.84所示。 * 图3.84 连接漏极 * （10）绘制电源线：由于反相器电路需要有Vdd电源与GND，电源绘制在Metal1上，在pmos的上方和nmos的下方各绘制一个宽为39个栅格、高为5个的电源线，绘制后进行电气检查，共有6个错误，如图3.85所示。查看错误记录文件，可知电源线的绘制违背了设计规则7.2。再执行Tools/DRC命令，打开Setup Design Rule对话框，可知规则7.2为最小间距（Minimum Spacing）规则，即要求Metal1层与Metal1层的最小间距为3个Lambda，而图10中的间距为2.5个Lambda，因此需将间距修改为3Lambda，如图3.86所示。 * 图3.85 绘制电源线 * 图3.86 调整后的电源线 * （11）标出Vdd和GND节点：单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一个与上方电源线重叠的宽为39栅格、高为5个栅格的方格后，将自动出现Edit Object(s)对话框，在“On”框的下拉列表中选择Metal1，如图3.87所示。在Port name栏内键入Vdd，在Text Alignment选项中选择文字相对于框的位置的右边。然后单击“确定”按钮。用同样的方式标出GND，如图3.88所示。 * 图3.87 编辑Vdd节点 * 图3.88 加入Vdd节点 图3.89电源与接触点的连接 * （12）电源与接触点的连接：将pmos的左边接触点与Basecontactp的接触点利用Metal1层与Vdd电源相连，而将nmos的左边接触点与Basecontactn的接触点利用Metal1层与GND相连，如图3.89所示。 （13）加入输入端口：由于反相器有一个输入端口，且输入信号从栅极（Ploy）输入，根据MOSIS/Orbit 2U SCNAMEMS设计规范，输入输出信号由Metal2输入，故一个反相器输入端口需要绘制Metal2图层、Via图层、Metal1图层、Ploy Contact图层与Ploy图层，才能将信号从Metal2层传至Ploy层。可先在绘图窗口的空白处绘制，再移至适当的位置。 * ①绘制Ploy Contact图层：需遵循标准宽度规则，规则8.1规定了宽度为2个Lambda。选取Ploy Contact图层，绘制横向为2格、纵向为2格的方形，如图3.90所示。 ②绘制Ploy图层：Ploy图层与Ploy Contact图层间需要遵守环绕规则。规则5.2A/5.6B规定了Ploy Contact边缘与Field Ploy边缘至少要有1.5个Lambda的距离。选取Ploy图层，绘制横向为5格、纵向为5格的方形，将Ploy Contact包住，如图3.90所示。 ③绘制Metal1图层：Ploy Contact是用来连接Ploy层与Metal1的接触孔，因此绘制Metal1应与Ploy Contact重叠，Metal1与Ploy Contact层间需遵守环绕规则，规则7.3规定了Ploy Contact边缘与Metal1边缘至少有1个Lambda的距离。选取Metal1图层，绘制横向为10格、纵向为4格的方形，如图3.91所示。 * 图3.90 输入端口 图3.91制Metal1 图3.92入Via图层 * ④绘制Via图层：Via图层是用来连接Metal1图层与Metal2图层的接触孔。绘制Via图层需遵守标准宽度规则、与Ploy之间的最小间距规则及与Metal1图层的环绕规则。其具体的规定见表3.9。选取Via图层，绘制横向和纵向各为2格的方形，如图3.92所Metal2示。 * * ⑤绘制Metal2图层：Metal2层要与Via和Metal1重叠。绘制Metal2图层要遵守最小宽度规则及与Via的环绕规则，其具体规定如表3.10所示。选取Metal2图层，绘制横向和纵向各为4格的方形，如图3.93所示。注意，此Metal2图层与Via和Metal1图层重叠。 * 图3.93 绘制Metal2 图3.94 局部设计规则检查 * * ⑥局部设计规则检查：将绘制结果利用局部设计规则检查按钮进行局部设计规则检查。单击图标，利用鼠标左键拖曳出要检查的地方，会弹出Design Rule Check对话框，单击OK按钮，如图3.94所示。图3.95 组合成单元图3.96 组合结果 ⑦组合成单元：先用选择按钮选取要组合的图形，再执行Draw/Group命令，弹出Group对话框