【2017年整理】数字与逻辑6习题解答.docVIP

习题六 6.1 可编程逻辑器件有哪些主要特点？ PLD作为一种通用型可编程逻辑器件，而它的逻辑功能又是由用户通过对器件编程来自行设定的。它可以把一个数字系统集成在一片PLD上，而不必由芯片制造厂商去设计和制作专用集成芯片。 采用PLD设计数字系统和中小规模相比具有如下特点： (1) 减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片。（低密度PLD小于700门/片，高密度PLD每片达数万门，最高达25万门）。 (2) 增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制；用户可随时修改。 (3) 缩短设计周期：由于可完全由用户编程，用PLD设计一个系统所需时间比传统方式大为缩短； (4) 用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度； (5) 由于PLD集成度高，测试与装配的量大大减少。PLD可多次编程，这就使多次改变逻辑设计简单易行，从而有效地降低了成本； (6) 提高系统的可靠性：用PLD器件设计的系统减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗干扰能力，从而增加了系统的可靠性； (7) 系统具有加密功能：多数PLD器件，如GAL或高密度可编程逻辑器件，本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密。器件的逻辑功能无法被读出，有效地防止电路被抄袭。 6.2 常见PLD器件有哪些主要类型？ 常见PLD器件根据可编程逻辑器件问世的时间，我们把PLA、PAL和GAL称为早期的可编程逻辑器件，把CPLD及FPGA称为近代的可编程逻辑器件。也有人把它们分别称为低密度PLD和高密度PLD。 6.3 简述PAL和PLA在结构上的主要区别。 PAL是由可编程的与阵列、固定的或阵列和输出电路三部分组成。有些PAL器件中，输出电路包含触发器和从触发器输出端到与阵列的反馈线，便于实现时序逻辑电路。同一型号的PAL器件的输入、输出端个数固定。在PAL器件的两个逻辑阵列中，与阵列可编程，用来产生函数最简与–或式中所必需的乘积项，PAL器件的或阵列不可编程，它完成对指定乘积项的或运算，产生函数的输出。 PLA的逻辑结构与PROM类似，也是由一个与阵列和一个或阵列构成。所不同的是，它的与阵列和或阵列一样是可编程的。而且，n个输入变量的与阵列不再是产生个与项，而是有P个与门就提供P个与项，每个与项与哪些变量相关可由编程决定。或阵列通过编程可选择需要的与项相或，形成与–或函数式。由PLA实现的与–或函数式一般是最简与–或表达式。 6.4 说明PAL器件输出及反馈电路的结构类型及其特点。 在品种较多的PAL器件中，其“与”阵列的结构是类同的，不同的是门阵列规模的大小和输出电路的结构。常见的输出结构有组合型输出和寄存器型输出两类。 (1) 组合型输出结构 组合输出型结构适用于组合电路。常见的有或门输出、或非门输出、与或门输出、与或非门输出以及带互补输出端的或门等。或门的输入端数，不尽相同，一般在2~8个之间。有的输出还兼做输入端。组合型输出结构中包含专用输出结构和可编程输入/输出结构两种。 ① 专用输出结构 只包含一个可编程的与逻辑阵列和一个固定的或逻辑阵列。这种结构的输出端只能作输出用，不能作输入用。因电路中不含触发器，所以只能实现组合逻辑电路。输出端可以是或门、或非门，或者互补输出结构。 ② 可编程I/O输出结构 这种输出结构在或门之后增加了一个三态门，如图6.11所示。三态门的控制端由与阵列中第一行的与门输出控制，各与门的输出结果由连接到该积项线上的输入信号确定。当三态门的控制端为零时，或门的输出不能通过三态门输出到I/O端，此时，三态门的输出为高阻态，对应的I/O端引线作输入用。来自I/O端引线的输入信号，通过图中右边的反馈输入缓冲器送到可编程的与阵列中。当三态门的控制端为高电平时，三态门为选通状态，或门的输出通过三态门输出到I/O端，同时该输出通过反馈输入缓冲器馈送到可编程的与阵列中，故此时对应的I/O端引线同时具有输入、输出功能。由此可见，通过控制三态门，或门的输出不但可以输出到I/O端，还可以馈至与阵列作为反馈输入，以实现更复杂的逻辑关系。这种结构为串行数据移位的操作提供双向输出功能。 (2) 寄存器型输出结构 寄存器输出型结构适用于组成时序电路。这种输出结构是在或门之后增加了一个由时钟上升沿触发的D触发器和一个三态门，并且D触发器的输出还反馈到可编程的与阵列中进行时序控制。寄存器型输出结构中包含有寄存器输出、异或加寄存器输出和算术运算反馈三种结构。 ① 寄存器输出结构 这种结构的输出端有一D触发器。在时钟的上升沿先将或门输出寄存在D触发器的Q端，当使能信