硬件描述语言04、05讲.pptVIP

硬件描述语言及器件 ;教学安排; VHDL主要描述语句;第4讲 顺序处理语句;1 信号代入语句;2 变量赋值语句 ; q;3 变量与信号的区别;信号的多次赋值 一个进程：最后一次赋值有效； 多个进程：不能对同一信号赋值。;变量与信号的区别举例;变量与信号的区别举例;4 CASE 语句 ;CASE 语句(举例：四选一选择器) ;CASE 语句(举例) ;5 IF语句;IF 语句（举例：二选一电路）;library ieee; use ieee.std_logic_1164.all; entity mux41 is port (d0, d1, d2, d3: in std_logic; s: in std_logic_vector (1 downto 0); x: out std_logic); end mux41; architecture archmux of mux41 is begin process (s, d0, d1, d2, d3) begin if s = 00 then x = d0; elsif s = 01 then x = d1; elsif s = 10 then x = d2; e