基于mutsim数字时钟课程设计报告.docx

微原课程设计实验报告数字钟电路设计姓名：胡金岭 安世兴 蔡嘉班级：新能132课程设计题目：数字钟电路设计1 题目简述数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。在控制系统中也常用来做定时控制的时钟源。2 题目要求（1）用时、分、秒十进制数字显示的计时器功能；（2）有手动校时、校分的功能；（3）通过开关能实现小时的十二进制和二十四进制转换；（4）具有整点报时功能。主要集成芯片：计时单元74160报时单元741923 总体方案设计数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。其中振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准秒信号送入采用60进制的“秒计数器”，每累计60sec就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60min，发出一个“时脉冲”，该信号将被送到“时计数器”。“时计数器”采用12或24进制计数器，可实现对一天12h或24h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。数字钟的原理框图如图2.1所示。图2.1 数字钟原理框图4 单元电路设计提示本题目的设计采用自下而上的层次电路设计法。先设计单元电路，再设计总电路。秒脉冲产生电路秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需要的频率信号。可用1Hz的秒脉冲时钟信号源替代。图2.2 1Hz的秒脉冲时钟信号源秒、分、时计时器电路秒计时器本质上为对1Hz的秒脉冲时钟信号源进行60进制计数的计数器，其由一个10进制计数器（个位）和一个6进制计数器（十位）串接组成。个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。十位计数器选择QB和QC端做反馈端，经与非门输出至控制清零端CLR，形成6进制计数形式。十位计数器的反馈清零信号经非门变为高电平，可作为60进制计数器的进位信号。图2.3中，IO1～4送个位数码管显示，IO5～8送十位数码管显示，IO9接电源，IO10接1Hz信号源，IO11接高位计数器（分计数器）的时钟信号端。图2.3 60进制计数器电路分计时器形式上与秒计时器相同，均为60进制计数器，可参考图2.3。我的设计：（1）秒和分电路图分析：关于秒和分的设计主要是选取两片74160N芯片同时接入时钟信号，低片采取十进制，高片采取六进制，主要通过两个显示线路的选取来设置进位信号。高片选取了QA,QC即0101低位片选取了QA,QD即1001.这样显示从00-59实现了六十进制。同时实现置00位。其它选通控制端按需求接。（2）时电路图： 分析：时电路的设计要考虑是十二进制还是二十四进制，当十二进制时需要接两片74160N的QA端数值从00-11构成十二进制，当为二十四进制时需要两片74160N高位片接QB低片接QA和QB数值从00-23构成二十四进制。关于选择二十四进制还是十二进制还要加上一个双向开关就可以实现。报时电路图：分析：报时电路主要是实现对小时的数进行记录然后通过记录的数值进行相应的报时。在两片74192N芯片的QA QB QC QD分别接上显示管可以记录的数值。根据显示的数值，然后依次减小直到减小到零，通过扬声器进行报时。整体电路图：5 使用器件清单74160N六片74192N 两片BUZZER一个数码显示管八个7400N三个7404N三个单刀双向开关三个74ALS10AM一个74ALS08M一个OR8一个5V信号源一个导线，49条接地，VCC各两个6 调试结果与记录（1）实现时、分、秒十进制数字显示的计时器功能；（2）实现手动校时、校分的功能；（3）可以通过开关能实现小时的十二进制和二十四进制转换；（4）实现整点报时功能。7 总结与体会 本次实验，我收获很多，实现了实验的各项要求，同时锻炼了自己和队友的动手能力，协作能力。在做实验前查了很多的关于芯片的知识，同时还向同学探讨困难，不懂的地方。在实验的过程中还向老师请教了很多的问题。试验中还解决了些问题，像信号源必须接一个，才能实现它们的同步，扬声器的频率设置等问题。利用仿真软件可以让我们清晰地了解到实验的过程，给自己留下了深刻的印象。对学习的深入思考有很大的帮助。同时可以和课本的知识联系起来，增强了对知识的巩固和拓展，希望以后能有更多这样的机会学习。