在雷达系统的 DSP 中使用浮点 FPGA.PDFVIP

在雷达系统的 DSP 中使用浮点 FPGA WP-01156-1.0 白皮书 本文档介绍在雷达系统数字信号处理 (DSP) 的 FPGA 中使用浮点处理功能及其优点。 引言 现代雷达系统能够处理高达 100 GHz 的高频信号。现代阵列雷达系统采用了具有数字 信号处理功能的各种模式，包括，搜索、识别、跟踪、锁定和监控等模式。大部分这 些雷达系统，无论是机械操作还是电动工作，现在都通过数字方式处理信号，支持使 用软件驱动波形的多种模式，从而提高了系统灵活性。 很多军事应用在电路板空间和功耗上都有实际限制。对于这些 DSP 推动的应用，FPGA 在性能和体积、重量和功耗 (SWaP) 等方面提供最佳特性。特别是，Altera ® FPGA 具有 以下信号处理优势： ■ 高效的浮点 DSP，实现了优异的系统范围和可测性。 ■ 支持扩展存储器功能和 I/O 带宽的并行 DSP 处理 ■ 精度可调 DSP 支持天线端的高效集成 ■ 业界前所未有的全面的 DSP 解决方案 ■ 较低的静态功耗和动态功耗 除了上面所列出的，Altera 浮点 FPGA 还支持天线端精度较高的处理功能，提高了系统 动态范围，降低了损耗。浮点处理功能能够跟踪和移动尾数的二十进制点，调整数字， 从而减小了溢出风险。 (1) 雷达数字处理要求 现代雷达需要计算大量的实时信息。这意味着在处理信息时不能有延时。实时处理对 信号处理器件有严格的要求。这些系统还有实际的空间、功耗和散热要求。以下技术 支持实时 DSP 处理： ■ FPGA ■ 单片 DSP ■ 通用图形处理单元 (GPU) ■ 多核处理器 虽然这些器件都非常灵活，支持软件无线电数字处理，而只有 Altera FPGA 具有优异 的 SWaP、真正的浮点和并行信号处理功能。 信号处理的一个关键部分是性能和功耗测量，对于浮点操作，通常以每瓦 GFLOP 来测 量。表 1 列出了各种产品的每瓦 GFLOP 范围： 版权 © 2011 Altera 公司。保留所有权利。 ALTERA 、ARRIA 、 CYCLONE 、 HARDCOPY 、MAX 、 MEGACORE 、NIOS 、QUARTUS 以及STRATIX 均在美国专利和商标事务所进行了注册，是 Altera 公司在美 国和其他国家的商标。所有其他商标或者服务标记的所有权属于其各自持有人， 101 Innovation Drive /common/legal.html 对此进行了解释。Altera 保证当前规范下的半导体产品性能与 Altera 标 准质保一致，但是保留对产品和服务在没有事先通知时的升级变更权利。除非与 Altera 公司的书面条款完全一 San Jose, CA 95134 致，否则 Altera 不承担由此处所述信息、产品或者服务导致的责任。 Altera 建议客户在决定购买产品或者服 务，以及确信任何公开信息之前，阅读 Altera 最新版的器件规范说明。 2011 年 5 月 Altera 公司 反馈 订阅 雷达数字处理