关于555集成电路原理及应用.docVIP

一、555集成电路原理 1 二、多用途水位控制器 4 三、品名：JS-97A液位控制器 6 四、555的应用 8 一、555集成电路原理 ??在数字系统中，为了使各部分在时间上协调动作，需要有一个统一的时间基准。用来产生时间基准信号的电路称为时基电路。时基集成电路555就是其中的一种。它是一种由模拟电路与数字电路组合而成的多功能的中规模集成组件，只要配少量的外部器件，便可很方便的组成触发器、振荡器等多种功能电路。因此其获得迅速发展和广泛应用。555时基电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路。它设计新颖，构思奇巧，用途广泛，备受电子专业设计人员和电子爱好者的青睐，人们将其戏称为伟大的小IC。1972年，美国西格尼蒂克斯公司(Signetics)研制出Tmer NE555双极型时基电路，设计原意是用来取代体积大,定时精度差的热延迟继电器等机械式延迟器。但该器件投放市场后，人们发现这种电路的应用远远超出原设计的使用范围，用途之广几乎遍及电子应用的各个领域，需求量极大。美国各大公司相继仿制这种电路 1974年西格尼蒂克斯公司又在同一基片上将两个双极型555单元集成在一起，取名为NF556。1978年美国英特锡尔公司(Intelsil)研制成功CMOS型时基电路ICM555 1CM556,后来又推出将四个时基电路集成在一个芯片上的四时基电路558 由于采用CMOS型工艺和高度集成，使时基电路的应用从民用扩展到火箭、导弹,卫星,航天等高科技领域。在这期间，日本、西欧等各大公司和厂家也竞相仿制、生产。尽管世界各大半导体或器件公司、厂家都在生产各自型号的555／556时基电路，但其内部电路大同小异，且都具有相同的引出功能端。　　时基集成电路555工作原理如下：图a所示为555时基电路内部电路图。管脚排列如图b所示。整个电路包括分压器，比较器，基本RS触发器和放电开关四个部分。 （1）分压器 由三个5kW的电阻串联组成分压器，其上端接电源VCC（8端），下端接地（1端），为两个比较器A1、A2提供基准电平。使比较器A1的“+”端接基准电平2VCC／3（5端），比较器A2的“-”端接VCC／3。如果在控制端（5端）外加控制电压。可以改变两个比较器的基准电平。不用外加控制电压时，可用0.01mF的电容使5端交流接地，以旁路高频干扰。 （2）比较器A1、A7是两个比较器。其“+”端是同相输人端，“-”端是反相输入端。由于比较器的灵敏度很高，当同相输入端电平略大于反相端时，其输出端为高电平；反之，当同相输入端电平略小于反相输人端电平时，其输出端为低电平。因此，当高电平触发端（6端）的触发电平大于2VCC／3时，比较器A1的输出为低电平；反之输出为高电平。当低电平触发端（2端）的触发电平略小于VCC／3时，比较器A2的输出为低电平；反之，输出为高电平。 （3）基本RS触发器 比较器A1和A2的输出端就是基本RS触发器的输入端RD和SD。因此，基本RS触发器的状态（3端的状态）受6端和2端的输入电平控制。图中的4端是低电平复位端。在4端施加低电平时，可以强制复位，使Q=0。平时，将4端接电源VCC的正极。 　　（4）放电开关图中晶体管VT构成放电开关，使用时将其集电极接正电源，基极接基本RS触发器的Q端。当Q=0时，VT截止；当Q=1时，VT饱合导通。可见晶体管VT作为放电开关，其通断状态由触发器的状态决定。从CA555时基电路的内部等效电路图中可看到，VTl-VT4、VT5、VT7组成上比较器Al，VT7的基极电位接在由三个5kΩ电阻组成的分压器的上端，电压为VDD；VT9-VT13组成下比较器A2，VTl3的基极接分压器的下端，参考电VDD。在电路设计时，要求组成分压器的三个5kΩ电阻的阻值严格相等，以便给出比较精确的两个参考电位VDD和VDD。VTl4-VTl7与一个4.7kΩ的正反馈电阻组合成一个双稳态触发电路。VTl8-VT21组成一个推挽式功率输出级，能输出约200mA的电流。VT8为复位放大级，VT6是一个能承受50mA以上电流的放电晶体三极管。双稳态触发电路的工作状态由比较器A1、A2的输出决定。555时基电路的工作过程如下：当2脚，即比较器A2的反相输入端加进电位低于VDD的触发信号时，则VT9、VTll导通，给双稳态触发器中的VTl4提供一偏流，使VTl4饱和导通，它的饱和压降Vces箝制VTl5的基极处于低电平，使VTl5截止，VTl7饱和，从而使VTl8截止，VTl9导通，VT20完全饱和导通，VT21截止。因此，输出端3脚输出高电平。此时，不管6端(阈值电压)为何种电平，由于双稳态触发器(VTl4-VTl7)中的4．7kΩ电阻的正反馈作用(VTl5的基极电流是通过该电阻提供的)，3脚输出高电平状态一直保