VHDL基本述语句.pptVIP

第3章 VHDL基本描述语句;第3章 VHDL基本描述语句;3.1 VHDL中的顺序描述语句;3.1.1 信号代入语句和变量赋值语句;3.1.2 Wait 语句;1.WAIT (无限等待语句);例[A] PROCESS BEGIN y = a AND b； WAIT ON a，b； END PROCESS；;例: 异步复位的D触发器 Library ieee; Use ieee.std_logic_1164.all; Entity reset_dff1 is port(clk,reset : in std_logic;d : in std_logic;q : out std_logic); End entity reset_dff1; Architecturertl of reset_dff1 is Begin Process Begin if (reset=‘1’) then q=‘0’; elsif(clk’event andclk=‘1’) then q=d; end if; wait on clk, reset; end process; End rtl; ;3.WAIT UNTIL 条件 (条件等待语句);WAIT UNTIL语句有以下三种表达方式： ;例: 同步复位的D触发器 Library ieee; Use ieee.std_logic_1164.all; Entity reset_dff3 is port(clk,reset : in std_logic;d : in std_logic;q : out std_logic); End entity reset_dff3; Architecture rtl of reset_dff3 is Begin Process Begin wait until clk’event and clk=‘1’; if (reset=‘1’) then q=‘0’; else then q=d; end if; end process; End rtl;;4.WAIT FOR 时间表达式(超时等待语句);5. 多条件等待语句?? Wait语句可以同时使用多个等待条件。 ??在多条件等待语句的表达式中，至少应该有一个值包含信号。 例： wait on a b until (c’event and c=‘1’) for 10 ns; ;If 语句是在VHDL描述硬件电路的过程中使用最频繁的语句。 If 语句的完整书写格式： if 条件 then 顺序语句； [elsif条件 then 顺序语句;] [elsif条件 then 顺序语句;] …… [else 顺序语句;] end if;?? 从if开始到end if结束，end if要分开写?? 条件是一个布尔表达式，返回值为布尔类型。?? 当条件满足时执行接下来的顺序语句；当条件不满足时就去执行接下来的顺序语句elsif子句或else子句或结束if语句。 根据if语句的完整书写格式，If语句的三种常用形式。 ;3.1.3 IF语句; 当程序执行到这种门闩控制型IF语句时，首先判断语句中所指定的条件是否成立。如果条件成立，则程序继续执行IF语句中所含的顺序处理语句；如果条件不成立，程序将跳过IF语句所包含的顺序处理语句，而向下执行IF的后继语句。 ;2、二选一控制语句;例:二选一电路结构体的描述;3、多选择控制语句;例: 利用多选控制语句设计的四选一多路选择器 LIBRARY IEEE; USE IEEE. STD_LOGIC_1164.ALL; ENTITY mux4 IS PORT（input：IN STD_LOGIC_VECTOR (3 DOWNTO 0)； sel：IN STD_LOGIC_VECTOR (1 DOWNTO 0)； y：OUT STD_LOGIC); END